《微機接口與通信作業(yè)【教學作業(yè)】》由會員分享，可在線閱讀，更多相關《微機接口與通信作業(yè)【教學作業(yè)】（7頁珍藏版）》請在裝配圖網上搜索。

1、 《微機接口與通訊》平時作業(yè) 1. 從微型計算機的結構分析微處理器與存儲器及I/O的關系，并說明總線結構的優(yōu)點。 答：微型計算機是以微處理器即CPU為核心，系統總線連接內存儲器和I/O接口電路而構成的。微型計算機采用了總線結構，這種結構可以使得系統內部各部件之間的相互關系變?yōu)楦鞑考g面向總線的單一關系。 2. 從計算機應用角度分析不同結構、規(guī)模、表現形式的微型計算機的應用目標以及性能指標。 答：8位機，在80年代初期和中期使用。字符、數字信息，適合于一般的數據處理。16位機，可進行大量的數據處理的多任務控制。32位機，除用于過程控制、事務處理、科學計算等領域、多媒體處理以及計算

2、機輔助設計、計算機輔助制造等。 單片機，體積小、功耗低，主要應用于智能儀器儀表以及其它控制領域。個人計算機，適用于家用、商用、教育等各種應用領域。工程工作站是一種微型化的功能強大的計算機，有速度快、內存大等特點，又有小巧靈活、輕便價廉等優(yōu)點。 3. 闡述并比較8086、80286、80386、80486、Pentium CPU的內容結構。 答： 80286：四個獨立的處理部件，即執(zhí)行部件EU、總線部件BU、指令部件IU和地址部件AU。 采用流水線作業(yè)方式，使各部件能同時并行地工作。 80386：由六部分組成，即總線接口部件、指令譯碼部件、執(zhí)行部件、分段部件和分頁部件。

3、80486：基本沿用80386的體系結構，由8個基本部件組成：總線接口部件、指令預取部件、指令譯碼部件、執(zhí)行部件、控制部件、存儲管理部件、高速緩存部 件和高性能浮點處理部件。 Pentium：采用了許多過去在大型機中才采用的技術，迎合了高性能微型機系統需要，其主要體現在超標量流水線設計、雙高速緩存、分支預測、改善浮點 運算等方面。 4. 闡述指令周期、總線周期、時鐘周期的相互關系，并舉若干條8086CPU機器指令的執(zhí)行過程來說明上述三種周期。 答：時鐘周期是微處理器動作處理的最小時間單位，一個總線周期由若干個時鐘周期所組成。一個指令周期通常由若個總線周期所組成，對于讀取指令代碼，

4、 就是一個存儲器讀總線周期。 將微處理器內部累加器中的值寫入指定存儲器單元中，執(zhí)行這條指令可能就需要二個總線周期：讀總線周期和寫總線周期。 讀總線周期： 寫總線周期： T1：提供地址 T1：提供地址 T2：讀信號有效 T2：寫信號有效 T3：數據有效 T3：數據有效 T4：讀操作結束 T4：寫操作結束 5. 給出8086CPU處于最小模式時的CPU子系統結構圖，并說明組成CPU子系統的各芯片的功能。 答：結構圖

5、如下 8084：用于產生系統時鐘信號；地址鎖存器：用于暫存地址值； 數據緩沖器，用于驅動數據。 6. 說明一般微處理器的內部組成與外部主要引腳的功能，并說明執(zhí)行加法指令過程中指令代碼和加工的數據在CPU內部各部件流動和外部引腳的信號變化情況。 答：組成微處理器的最基本的部件是運算部件、控制部件、寄存器組和內部數據總線。 外部主要引腳功能： 地址線：輸出，用于提供存儲器或I/O接口的地址。地址線的位數決定了微處理器的尋址范圍。 數據線：雙向，用于提供微處理器與外部交換數據的通道。 從累加器存入鎖存器的數據和暫存器中的數據通過ALU運算，結果通過內部

6、數據總線存回累加器，輸出CPU外部到存存儲器或I/O。運算結果將影響標志寄存器和十進制調整電路，并對下一次運算產生作用。 7. 相對實模式，說明保持模式的特點。 答：保持模式的特點： (1) 地址由段描述表按“段地址”查到相應描述符，得到的真實地址+偏移 (2) 32位地址線，擁有4GB的尋址 (3) 實現虛擬存儲和代碼保護 保持模式比實模式多了以下： (1) 寄存器 GDR，LDR，IDR，TR，CR3。 (2) 數據段，描述符表(GDT，LDT)，任務數據段(TS)，頁表。 (3) 機制,權限檢測（利用選擇子/描述符/頁表項的屬性位），線性地址到物理

7、地址的映射。 8. 闡述計算機三級存儲體系中Cache、主存、輔存的特點與作用，并說明目前三類存儲器由哪些類型的存儲器承擔，其存儲器特性有什么特征。 答：Cache：組成：高速SRAM；特點：快速的存取性能，用于存放CPU訪問頻度最高的數據。 主存：組成：DRAM；特點：速度和容量介于Cache和輔存，用于存放CPU當前執(zhí)行的程序和所需要的數據。 輔存：組成：磁盤、磁帶、光盤等；特點：存儲容量大，用于后備的程序和數據。 三級存儲體系的目標：存儲體系的速度入接近Cache，存儲體系的成本接近于輔存。 9. 說明半導體存儲器的內部結構，并比較靜態(tài)RAM和動態(tài)RAM在

8、存儲原理、外部特性、性能指標等方面的異同。 答：半導體存儲器芯片的內部結構基本相同，都是由存儲體和外圍電路二部分組成。存儲體是由一系列按行/列排列的基本存儲單元所組成。外圍電路由地址譯碼器、I/O電路、片選控制和輸出驅動電路所組成。 10. 以靜態(tài)RAM作為內存儲器，比較并聯組合和串聯組合，說明地址線、數據線、控制線的連接要點。 答：并聯組合：8片芯片為1組，一旦選中，則同時工作，或者輸入，或者輸出。 數據線：每片存儲器芯片數據線連至CPU不同位的數據線。地址線：每片地址線的連接都相同，與CPU的地址線相連接?？刂凭€：每片的控制線連接都是相同。讀寫控制線連CPU的讀寫控制線

9、。 串聯組合：CPU用高位地址選擇存儲器芯片，用低位地址選擇趕集器芯片中的存儲單元。同一時刻，CPU訪問一個存儲器芯片中的一個存儲單元。 數據線：存儲器芯片的數據線與CPU的數據線直接相連。地址線：存儲器芯片的地址線與CPU低位地址線直接相連，用于選擇芯片內的存儲單元?？刂凭€：存儲器的讀寫控制線與CPU的讀寫控制線直接相連，存儲器的片選信號線由高位地址線經譯碼產生。 11. 一般CPU地址總線可尋址的范圍比系統實際使用的內存容量要大。試舉一地址譯碼電路為例，說明地址譯碼器的片選端和譯碼輸入端應連接CPU的什么信號線，并分析該譯碼電路的各譯碼輸出端所對應的存儲器地址范圍。 答

10、：用8K＊8的存儲器芯片組成的16KB RAM電路，低位地址線A12 －A0直接連至每一片的6264芯片的地址輸入端，高位地址線經譯碼以后產生片選信號，分別連接到2片6264的片選輸入端。地址譯碼器74LS138是一個常用的3－8譯碼器，當地址A19－A16＝1110時，該譯碼器選中，也就是說，該譯碼器 Y7－Y0輸出的地址范圍為E0000H－EFFFFH。其中：當A15－A13＝000時，Y0輸出有效，其地址范圍為 E0000H－E1FFFH；當A15－A13＝001時，Y1輸出有效，其地址范圍為E2000H－E3FFFH。 12. 針對動態(tài)RAM的地址線分行列輸入以及刷新行地址的輸入

11、，與靜態(tài)RAM的接口電路相比較，說明其存儲器接口電路有什么特點。 答：（1）同靜態(tài)RAM，CPU輸出的地址總線高位部分用于進行地址譯碼產生片選信號，地址總線的低位部分用于選擇存儲器內部的存儲單元。但是，由于動態(tài)RAM的地址輸入是分行、列進行的，因此不能直接將CPU的低位地址線直接連至存儲器的地址線輸入，而是需要將這部分地址一分為二，按行、列分時輸入存儲器。 （2）由于動態(tài)RAM有刷新要求，既需要刷新控制信號，也需要為動態(tài)RAM提供刷新地址，因此，作為動態(tài)RAM的連接，還需要有一個產生刷新地址的電路，并通過選擇電路，能在需要刷新時候將刷新地址送入動態(tài)RAM 13. 通過通常I/O

12、接口電路的結構，闡述I/O接口電路的功能。 答：I/O接口是為了協調CPU與各種外設間的矛盾（不匹配）而設臵的介于CPU和外設之間的控制邏輯電路。因此，接口電路要面對CPU和外設兩個方面， I/O接口有以下功能： （1）數據緩沖和鎖存功能 （2）接收和執(zhí)行CPU命令的功能 （3）信號電平轉換功能 （4）數據格式變換功能 （5）中斷管理功能 （6）可編程功能 對一個具體的接口電路來說，不一定都要求具備上述功能，不同的外設，不同的用途，其接口功能和內部結構是不同的。 14. 與存儲器映象尋址方式相比較，說明獨立I/O尋址方式的特點。 答：（1）存儲器映

13、象尋址方式的編址方式是把系統中的每一個I/0端口都看作一個存儲單元，并與存儲單元一樣統一編址。而I/O單獨編址方式對系統中的輸入輸出端口地址單獨編址，構成一個I/O空間； （2）存儲器映象尋址方式把I/O地址映射到存儲空間，作為整個存儲空間的一小部分，而I/O單獨編址方式不占用存儲空間，而是用專門的IN指令和OUT指令來訪問這種具有獨立地址空間的端口； 15. 比較無條件傳送方式、程序查詢方式、中斷方式以及DMA方式這四種數據傳送方式，在硬件電路、CPU作用、應用范圍等方面闡述其特征。 答：無條件傳送方式主要應用于己知或固定不變的低速I/O接口設備或無須等待時間的I/O設備。若是

14、輸入設備則直接使用三態(tài)緩沖器和數據總路線相連，CPU在執(zhí)行輸入指令時，外設的數據是準備好的。若是輸出設備，要求接口具有鎖存功能，以使CPU送出的數據在接口電路的輸出端保持一些時間。 程序查詢方式的接口電路除了有傳送數據的端口以外，還要有傳送狀態(tài)的端口。對于輸入過程來說，當外設將數據準備好時，則使接口的狀態(tài)端口中的“準備好”標志位臵成有效，表示當前輸出數據端口己經處于“空閑”狀態(tài)，可以接收下一個數據。 DMA方式數據傳送不需要CPU介入，由DMA控制器直接控制數據完成存儲器和I/O之間的傳送，采用DMA控制器的硬件代替了原來的軟件來控制數據的傳送，且不需進行保護現場和恢復現場之類的額

15、外操作，因此數據傳送速度快、I/O響應時間短、CPU額外開銷小，但增加了系統硬件的復雜性和提高了系統的成本。 16. 以8086CPU為例，說明中斷響應和中斷返回的過程。在說明此過程中，如何保證優(yōu)先權最高的中斷申請源能得到CPU的中斷服務。 答：CPU響應中斷： （1）關閉中斷（為禁止CPU響應其它中斷申請）；（2）保護斷點現場信息（通常將斷點和標志寄存器內容入棧）；（3）獲得中斷服務入口地址，轉中斷服務程序。 一旦CPU響應中斷，就可轉入中斷服務程序中：（1）保護現場 ；（2）開中斷；（3）中斷服務；（4）關中斷 ；（5）恢復現場；（6）開中斷返回。 17. 敘述Inte

16、l 8259中斷控制器的功能以及編程方法。 答：(1) 單片8259A可以連接8個中斷源， 多片8259A連接后，可以控制多達64個中斷源； (2) 可以設臵中斷源的中斷類型號； 在CPU應答后，能自動地向CPU發(fā)送中斷類型號； (3) 能管理中斷源的優(yōu)先級，并有固定優(yōu)先級（自動嵌套方式）和循環(huán)優(yōu)先級（相等優(yōu)先級）兩種管理方式； (4) 可以設臵中斷請求的方式（電平方式和脈沖方式）。 8259A必須先進行初始化編程，后進行工作編程。初始化命令共預臵4個命令字ICW1～ICW4。工作編程用OCW1-中斷屏蔽操作命令字，OCW1用來實現對中斷源的屏蔽功能，OCW1的內容直

17、接寫入屏蔽寄存器IMR。 18. 以Intel 8237為例，說明DMA控制器的一般結構及功能 答：Intel 82837的DMA控制器結構有： （1）時序與控制邏輯； （2）優(yōu)先級編碼電路； （3）數據和地址緩沖器組； （4）命令控制邏輯； （5）內部寄存器組； 8237的引腳功能： （1）CLK：輸入，時鐘信號。 （2）（CHIP SELET）：輸入，片 選信號，低電平有效。 （3）RESET：輸入，復位信號，高電平有效。 （4）REDAY： 輸入，準備好信號，高電平有效。 （5）AEN ：輸出，DMA地址允許信號，高電平有效。 （6）ADST

18、B：輸出，地址選通，高電平有效。 （7） ：輸出，DMA存儲器讀信號，低電平有效。 （8）：輸 出，DMA存儲器寫信號，低電平有效。 19. 以具體芯片為例說明可編程I/O接口芯片的特點。 答：8255A是一個具有3個8位數據口（即A口、B口、C口，其中C口還可作為兩個4位口來使用）的并行輸入/輸入端口的接口芯片，它為Intel系列的CPU與外部設備提供了TTL電平兼容并行接口。三個數據口均可用軟件來設臵成輸入口或輸出口，與外設相連。C口具有按位臵位/復位的功能，為按位控制提供了強有力的支持。 8255A具有3種工作方式，即方式0，方式1，方式2?？蛇m應CPU與外設間的多種

19、數據傳送方式，如查詢方式和中斷方式等，以滿足用戶的各種應用要求。 20. 比較8255芯片的三種工作方式，各具有什么特點，在應用過程中，硬件電路的連接和軟件編程有什么要求。 答：方式0是一種基本輸入或輸出方式，該方式適合于通信雙方不需要聯絡信號（應答信號）的簡 單輸入/輸出場合，CPU可以隨時用輸入/輸出指令對指定端口進行讀寫操作。 方式1為選通輸入/輸出方式，即可借助于選通（應答式）聯絡信號的I/O方式。這種方式中，A口和B口 用于輸入/輸出的數據端口，C口某些位用作接收或產生應答聯絡信號。 方式2為分時雙向輸入/輸出方式（雙向I/O方式），即同一端口的I/O線既可以作為

20、輸入也可 以作為輸出。 21. 使用Intel 8253芯片進行初始化編程時，需要考慮哪幾方面問題。 答：（1）對每個計數器，控制字必須寫在計數值之前。 （2）計數值必須按控制字所規(guī)定的格式寫入。 （3）對所有方式計數器都可以在計數過程中或計數結束后改變計數值，重寫計數值必須遵守控制字所規(guī)定的格式，并且不會改變工作方式。 （4）計數值不能直接寫到減1計數器中，只能寫入計數值寄存器中，并由寫操作之后的下一個CLK脈沖將計數值寄存器的內容裝入減1計數器開始計數。 （5）初始化編程必須明確各個計數器的控制字和計數值不是寫到同一個地址單元。 22. 比較Intel

21、8253的方式0和方式4、方式0和方式1以及方式2和方式3，其功能有什么異同。 答：（1）方式0 計數結束產生中斷，8253用作計數器時一般工作在方式0。 （2）方式1 可編程的單拍負脈沖，可編程的單拍負脈沖又稱為單穩(wěn)態(tài)輸出方式，簡稱單穩(wěn)定時。 （3）方式2 分頻脈沖發(fā)生器，一種具有自動予臵計數初值N的脈沖發(fā)生器。 （4）方式3 分頻方波發(fā)生器。 （5）方式4 軟件觸發(fā)選通脈沖發(fā)生器，類似于方式0的工作方式，計數器是靠臵入新的計數初值這個軟件操作來觸發(fā)計數器工作的，故稱為軟件觸發(fā)。 23. 闡述組成通用串行接口電路的基本部件及功能，并以波特率為9600，波特率系

22、數為16的異步傳送為例，說明串行發(fā)送和串行接收的過程。 答：8251A是一種可編程的通用同步/異步接受發(fā)送器，通常作為串行通信接口使用，被廣泛應用Intel80X86為CPU的微型計算機中。其基本功能為： (1) 它是全雙工、雙緩沖器的接受/發(fā)送器。 (2) 可工作在同步或異步工作方式。同步方式工作時，波特率在0~64K范圍內；異步方式時，波特率在0~9.2K范圍內。 (3) 同步方式時，字符可以選擇為5~8bit，可加基偶校驗位，可自動檢測同步字符。 (4) 異步方式時，字符可選擇為5~8bit，可加奇偶校驗位，自動為每個字符添加一個自動位，并允許通過編程選擇1、2.5或2位停止位

23、 24. 當A/D或D/A轉換器的數據位數和量程范圍確定以后，數字量和模擬量的對應關系是否一定確定。試闡述模擬量和數字量的轉換關系。 答：不能確定。模擬量和數字量的轉換還依賴于： （1）分辨率即數據位數； （2）轉換精度； （3）輸出范圍； （4）建立時間。 25. 當一個D/A轉換器的數據位數與CPU的的數據線位數不一致時，在硬件連接時應如何考慮。D/A轉換器采用雙緩沖結構有什么好處。 答：如果A／D轉換器輸出的數據位數與CPU數據總線位數不相同時，則要通過硬件連接與指令執(zhí)行相配合，才能讀取到有效數據。 以8位CPU為例，如果A／D轉換器的數據輸出也是8位，則直接相連接。如果

24、A／D轉換器的數據輸出端小于8位，則與CPU數據總線的 部分線相連，在CPU執(zhí)行輸出指令時要提取相對應的數據位。如果A／D轉換器的數據輸出位是大于8位的，接口電路要提供二個不同 口地址控制的數據輸入端口，分二次將高字節(jié)和低字節(jié)數據讀入CPU內部。 26. 一般而言，評價A/D或D/A轉換器性能的指標參數有哪些。 答：D/A轉換器的性能的主要參數有： （1）分辨率 是指d/a轉換器能夠轉換的二進制數的位數，位數多分辨率也就越高。 （2）轉換時間 指數字量輸入到完成轉換，輸出達到最終值并穩(wěn)定為止所需的時間。電流型d/a轉換較快，一般在幾ns到幾百ns之間。電壓型d/a轉換較慢，取決

25、于運算放大器的響應時間。（3）精度 指d/a轉換器實際輸出電壓與理論值之間的誤差，一般采用數字量的最低有效位作為衡量單位。 （4）線性度 當數字量變化時，d/a轉換器輸出的模擬量按比例關系變化的程度。理想的d/a轉換器是線性的，但是實際上是有誤差的，模擬輸出偏離理想輸出的最大值稱為線性誤差。 27. 從外界模擬量數據采集到模擬量輸出控制，其模擬控制系統由哪幾個模塊組成，并說明各模塊的功能。 答：傳感器：采集物理量，如溫度傳感器。 量程放大器：將傳感器輸出的信號放大或處理成與A/D 轉換器所要求的輸入相適應的電壓范圍。 低通濾波器：用于濾去干擾信號。 多路轉換開關：

26、使多個模擬信號共用一個A/D轉換器輪流進行采樣和轉換，以降低成本。 采樣保持電路：在A/D進行采樣期間，保持輸入信號不變，以保證轉換精度。 A/D轉換器：將模擬輸入量轉換成數字量，以便由計算機讀取，進行分析處理。 D/A轉換器：將微型計算機的處理結果轉換為模擬量輸出。 模擬控制：作為控制用途的模擬輸出一般都是經過直流驅動功放，來驅動直流伺服裝置。 28. 以0809為例，說明A/D轉換器與CPU連接的要點。 答：ADC0809與CPU的連接，同樣是三方面的連接：數據總線的連接、地址總線的連接和控制總線的連接。 （1）對于8位CPU，ADC0809的數據線D7～D

27、0可直接連至CPU的數據總線。 （2）對于CPU的地址總線，應將CPU的地址線的3低位接到ADC0809的通道選擇端口ADDA，ADDB，ADDC上，其它地址經譯碼后作為ADC0809電路的片選CS信號，不同的譯碼對應不同的端口地址。 （3）ADC0809的引腳START與ALE接在一起，連到CPU的IOW與片選CS經與非門后的輸出端，CPU 在執(zhí)行OUT指令時能對ADC0809執(zhí)行寫操作。 （4）ADC0809的引腳OE，連到CPU的IOR與片選CS經與非門后的輸出端，CPU 在執(zhí)行IN指令時能對ADC0809執(zhí)行讀操作。 29. 說明七段數碼管顯示器與CPU連接

28、中，比較采用動態(tài)掃描和靜態(tài)顯示的接口電路其硬件電路和相應的軟件有什么差異。 答：LED顯示器有共陽極和共陰極兩種結構。共陽極結構中，各LED二極管的陽極被連在一起，使用時要將它與十5v相連，而把各段的 陰極連到器件的相應引腳上。當要點亮某一段時，只要將相應的引腳(陰極)接低電平。對于共陰極結構的 LED顯示器，陰極連在一起后接地，各陽極段接到器件的引腳上，要想點亮某一段時，只要將相應引腳接高電平。 軟件譯碼：CPU送來的二進制數字代碼從8255A的 A口輸出，并經反相驅動器驅動后與 LED相連。若要顯示數字0，應使g段熄滅，其余段均點亮。 硬件譯碼：對于共陽極 LED顯示器，可利用帶驅動電路的專用接口芯片7447對 BCD碼進行譯碼。 30. 對于一個8×8共64個鍵的鍵陣列，你有什么方法可以唯一識別當前的鍵按下動作。 答：采用行掃描法，先將所有的行線臵0,讀列線的值,若此時列線上的值全為1,說明無鍵按下。若有某位為0,則說明對 應這一列上有鍵按下,這時改變行掃描碼,使行線逐行為0,依次掃描。當讀到某一列線的值為0時,就可根據此時的行掃描碼和列線的 值惟一地確定按鍵的位臵,同時也就確定了該鍵的掃描碼。 7 教育專業(yè)b