《《數(shù)字邏輯》第3章門電路.ppt》由會員分享，可在線閱讀，更多相關《《數(shù)字邏輯》第3章門電路.ppt（130頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、數(shù)字邏輯,北航計算機學院艾明晶牛建偉amj@niujianwei@,2,第3章門電路,本章補充常用半導體器件基礎知識；介紹晶體二極管、三極管的穩(wěn)態(tài)開關特性；分立元件門；TTL與非門，OC門，三態(tài)門；MOS管，MOS門等內(nèi)容。介紹門電路的電路結(jié)構(gòu)、工作原理及邏輯功能，以及基于VerilogHDL的門電路設計。,3.1概述3.2常用半導體器件（補充）3.3晶體二極管和三極管的開關特性3.4分立元件門3.5數(shù)字集成電路的主要性能參數(shù)（補充）3.6TTL集成門3.7MOS集成門3.8基于VerilogHDL的門電路設計,共7學時,3,本章重點,晶體管的穩(wěn)態(tài)開關特性；門電路的邏輯功能；數(shù)字集成電路的主要

2、性能參數(shù)及其含義；基于VerilogHDL設計門電路的方法。,4,3.1概述,“門電路”是能實現(xiàn)某種邏輯關系的電路，它是數(shù)字電路的基本邏輯單元電路?；镜倪壿嬮T有與門、或門、非門，復合邏輯門有與非門、或非門、與或非門、異或門等。邏輯門主要分為兩類分立元件門：由電阻、二極管、三極管等分立元件構(gòu)成；集成門：把構(gòu)成門電路的基本元件制作在一小片半導體芯片上。集成反相器、緩沖器，集成與門、與非門，集成或門、或非門，集成異或門，集成三態(tài)門,5,集成電路與數(shù)字集成電路,集成電路（IntegratedCircuit，IC）：把若干個有源器件和無源器件及其連線，按照一定的功能要求，制作在一塊半導體基片上，這樣的

3、電路稱為集成電路。集成電路相比分立元件電路的優(yōu)點體積小、耗電省、重量輕、可靠性高,數(shù)字電路：對數(shù)字信號進行算術運算和邏輯運算的電路數(shù)字集成電路：在一塊半導體基片上，把眾多的數(shù)字電路基本單元制作在一起形成的數(shù)字電路。,6,數(shù)字集成電路的分類,早期的劃分方法——單位芯片面積上集成門電路的個數(shù)（1）小規(guī)模IC——SSI（SmallScaleIntegration），含1～10門（2）中規(guī)模IC——MSI（MediumScaleIntegration），含10～100門（3）大規(guī)模IC——LSI（LargeScaleIntegration），含100～1000門（4）超大規(guī)模IC——VLSI（Very

4、LargeScaleIntegration），含1000門以上,1、按集成度分類,這種劃分方法現(xiàn)在已過時！,7,2、按制造工藝分類,（1）雙極型IC：晶體三極管中兩種載流子（空穴和自由電子）參與導電基本開關元件：晶體三極管常見雙極型IC：TTL（Transister-TransisterLogic，晶體管-晶體管邏輯）、ECL（EmitterCoupledLogic，發(fā)射極耦合邏輯）、HTL（HighThresholdLogic，高閾值邏輯）、I2L（IntegratedInjectionLogic，集成注入邏輯）集成電路特點：速度快，但集成度較單極型IC低（2）單極型IC:MOS晶體管中只有

5、一種載流子（空穴或自由電子）參與導電基本開關元件：MOS晶體管常見單極型IC：PMOS、NMOS、CMOS（ComplementarySymmetryMetalOxideSemiconductor，互補對稱金屬氧化物半導體）集成電路特點：功耗低，集成度高，但速度較雙極型IC低,8,我們?yōu)槭裁匆獙W習門電路？,門電路是組合邏輯電路、觸發(fā)器、時序邏輯電路、程序邏輯電路的理論基礎要學好后面的電路，必須先了解門電路的電路結(jié)構(gòu)、工作原理及邏輯功能組合邏輯電路是由各種邏輯門以一定的方式組合在一起構(gòu)成的數(shù)字典路。觸發(fā)器是由多個邏輯門（大多是與非門）交叉耦合構(gòu)成的。時序邏輯電路是由組合邏輯電路和觸發(fā)器構(gòu)成的。程

6、序邏輯電路主要由控制電路（計數(shù)器、寄存器等，譯碼器、運算器等）和存儲器（地址譯碼器、存儲矩陣和輸出控制電路）構(gòu)成。,9,門電路與后續(xù)電路的關系示意圖,組合邏輯電路,,邏輯門組合,觸發(fā)器,邏輯門交叉耦合,時序邏輯電路,組合邏輯電路,觸發(fā)器,邏輯門組合,邏輯門交叉耦合,,程序邏輯電路,控制電路,存儲器,計數(shù)器、寄存器等,,譯碼器、運算器等,地址譯碼器,,存儲矩陣,輸出控制電路,,若干存儲單元（三極管或MOS管）構(gòu)成,,,,,三態(tài)緩沖器,,10,3.2常用半導體器件（補充）,3.2.1半導體基礎知識3.2.2PN結(jié)3.2.3半導體二極管3.2.4半導體三極管,內(nèi)容概要,11,3.2.1半導體基礎知識

7、,導電能力介于導體和絕緣體之間的物體稱為半導體。如：硅（Si）、鍺（Ge）、硒（Se）以及大多數(shù)金屬氧化物和硫化物。,半導體特性,1.熱敏特性：溫度??導電能力??可做成各種熱敏元件,2.光敏特性：受光照?導電能力??可做成各種光電器件,3.純凈的半導體摻入微量雜質(zhì)?導電能力?（幾十萬~幾百萬倍）?可制做半導體器件。如半導體二極管、三極管、場效應管及晶閘管等。,12,半導體的共價鍵結(jié)構(gòu),原子由具有正電荷的原子核和帶負電荷的電子組成。電子按一定規(guī)律分布在核外的不同殼層上，最外殼層上的電子稱為價電子。硅和鍺都有4個價電子，都是四價元素。兩個相鄰的原子之間都有一對電子，任何一個電子，部分時間繞自身原

8、子核運動，另部分時間出現(xiàn)在相鄰原子的軌道上，電子不再固定屬于某一個原子，而是為兩個原子所共有——原子間的電子共有化結(jié)構(gòu)稱為共價鍵。,半導體的共價鍵結(jié)構(gòu),硅原子,價電子,共價鍵有很強的結(jié)合力，單晶中的價電子不是自由電子，仍是束縛電子，不能參與導電；但在一定溫度下，少數(shù)電子有可能掙脫束縛成為自由電子。,,13,幾個基本概念,熱激發(fā)，產(chǎn)生電子-空穴對由于熱運動的能量使共價鍵破壞，晶體中產(chǎn)生了能運載電荷的粒子即電子和空穴，這種物理現(xiàn)象稱為熱激發(fā)。無電場作用時，電子和空穴的運動都是隨機的、不規(guī)則的，不形成電流。外電場作用下，電子逆電場方向運動，空穴沿電場方向運動，形成電流。載流子——能運載電荷的粒子自由

9、電子——由于熱運動，少數(shù)價電子獲得足夠的能量掙脫共價鍵的束縛成為自由電子。帶負電空穴——某價電子掙脫共價鍵的束縛成為自由電子，在相應共價鍵位置上少了一個電子而留下一個空位置，稱為空穴。帶正電，也像自由電子一樣，能在晶體中自由運動。,載流子的產(chǎn)生與復合熱激發(fā)同時，還有載流子的復合過程：電子會與空穴相遇，電子與空穴一起消失。在一定溫度下，載流子的產(chǎn)生與復合達到動態(tài)平衡，晶體中的電子-空穴對維持在一定的數(shù)目。,14,,常溫下自由電子和空穴的產(chǎn)生與復合,,+4,,,+4,,,,,,,,+4,,,,,,+4,,,,,,,,,,+4,,,,,,+4,,,,,,,,+4,,,,,,,,+4,,,,,,,,,

10、+4,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,自由電子,空穴,,,,,成對出現(xiàn),成對消失,自由電子和空穴稱為載流子,,,,,,,,15,半導體的分類,半導體分為2類本征半導體指不含有雜質(zhì)的、完全純凈的半導體?？繜峒ぐl(fā)的載流子數(shù)目有限，導電能力差。雜質(zhì)半導體：通過擴散工藝，在本征半導體中摻入微量特定元素而形成雜質(zhì)半導體。載流子數(shù)目劇增，導電能力強。P（Positive）型半導體——在純凈的硅或鍺晶體中摻入微量的三價元素（如硼或銦），導電以空穴為主N（Negtive）型半導體——在純凈的硅或鍺晶體中摻入微量五價元素（如磷或砷），導電以自由電子為主,在外電場作

11、用下，電子和空穴均能參與導電。這是半導體導電與導體導電最本質(zhì)的區(qū)別。,半導體中占多數(shù)的載流子稱為多子；占少數(shù)的載流子稱為少子。,16,雜質(zhì)半導體—N型半導體結(jié)構(gòu)示意圖,在N型半導體中，自由電子是多數(shù)載流子，空穴是少數(shù)載流子。,17,雜質(zhì)半導體—P型半導體結(jié)構(gòu)示意圖,少數(shù)載流子,多數(shù)載流子,在P型半導體中，空穴是多數(shù)載流子，自由電子是少數(shù)載流子。,18,半導體中載流子的兩種運動方式,2、擴散運動即使沒有電場，由于載流子的濃度分布不均勻，也會發(fā)生載流子的定向運動——從濃度高的區(qū)域向濃度低的區(qū)域擴散，擴散運動形成的電流稱為擴散電流，它正比于載流子的濃度梯度。,1、漂移運動載流子在電場中的定向運動稱為

12、漂移，由漂移形成的電流稱為漂移電流。半導體中電子逆電場方向定向運動，空穴沿電場方向定向運動，形成半導體總的漂移電流。,半導體中的電流為漂移電流和擴散電流之和。,19,3.2.2PN結(jié),,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,P區(qū),N區(qū),,,,,,,,,,,,,空間電荷區(qū)（PN結(jié)）,,,內(nèi)電場方向,少子漂移,,多子擴散運動方向,（1）PN結(jié)的形成（漂移、擴散）,將P型半導體和N型半導體制作在一起，由于濃度差的原因，P型半導體的空穴擴散進入N區(qū)，與N區(qū)的電子復合；N型半導體的電子擴散進入P

13、區(qū)，與P區(qū)空穴復合，則在交界面處形成一個PN結(jié)。,20,（2）PN結(jié)的正向偏置與反向偏置,在PN結(jié)兩端施以外電壓，稱為給PN結(jié)以偏置。若外部電壓的正極接P區(qū)（即PN結(jié)內(nèi)電場的負極），負極接N區(qū)（即PN結(jié)內(nèi)電場的正極），則稱為正向偏置（正偏置）；反之為反向偏置（反偏置）。,PN結(jié)最重要的特性：在正偏置和反偏置時表現(xiàn)出完全不同的電流屬性。,未加偏置時，PN結(jié)是平衡的，多子的擴散電流與少子的漂移電流平衡（大小相等、方向相反），PN結(jié)內(nèi)無宏觀電流。如需PN結(jié)產(chǎn)生宏觀電流，必須設法破壞其擴散與漂移間的平衡。,正向偏置,21,PN結(jié)的單向?qū)щ娦?,PN結(jié)正向偏置時，外電場與內(nèi)電場方向相反，空間電荷區(qū)變窄，

14、有利于多子的擴散。多子的擴散運動超過內(nèi)電場作用下的少子的漂移運動，在PN結(jié)內(nèi)形成了以擴散電流為主的正向的宏觀電流IF；該正向電流較大，PN結(jié)處于導通狀態(tài)；PN結(jié)反向偏置時，外電場與內(nèi)電場方向一致，使空間電荷區(qū)變寬，多子的擴散運動受阻，少子的漂移運動超過多子的擴散運動，在PN結(jié)內(nèi)形成了以漂移電流為主的反向電流IR。該反向電流很小，約等于0，PN結(jié)截止。,22,3.2.3半導體二極管,半導體二極管（晶體二極管）是在PN結(jié)兩側(cè)的中性區(qū)上各引出一個歐姆接觸的金屬電極構(gòu)成的。二極管按結(jié)構(gòu)分為點接觸型、面接觸型和平面型二極管。按材料劃分為硅管和鍺管。,,點接觸型二極管的結(jié)構(gòu),產(chǎn)品外形,二極管符號,23,二

15、極管的伏安特性,,,硅管的伏安特性,,,反向特性,死區(qū),,,IS,正向特性,擊穿電壓UBR,開啟電壓Uon,iD=f（uD）,+uD–,描述了二極管的外特性，即管子電流與電壓的關系。二極管對正偏置和反偏置具有截然不同的特性。,24,二極管的伏安特性（續(xù)）,,死區(qū)電壓（開啟電壓）Uon,Si管：0.5V左右Ge管：0.1V左右,,導通電壓,Si管：0.6V~0.8VGe管：0.2V~0.3V,二極管的伏安特性受溫度的影響。如當環(huán)境溫度升高時，二極管的正向特性曲線左移，反向特性曲線下移。,二極管方程,IS：反向飽和電流。UT：溫度的電壓當量。常溫下，即T=300K（270C）時，UT=26mV。,

16、注意,在反向段：當|uD|>>UT時，iD?–IS,25,3.2.4半導體三極管,,半導體三極管又稱晶體（三極）管。由兩層N型半導體中間夾一層P型半導體（NPN型）或兩層P型半導體中間夾一層N型半導體（PNP型）組成。,按結(jié)構(gòu)劃分,NPN型,,按材料劃分,,硅管,按功率劃分,,大功率管,按頻率劃分,,高頻管,按用途劃分,,放大管,PNP型,鍺管,小功率管,低頻管,開關管,1、半導體三極管的分類,常用三極管的外形圖,26,NPN型三極管,集電區(qū),集電結(jié),基區(qū),發(fā)射結(jié),發(fā)射區(qū),集電極C,基極B,發(fā)射極E,符號,結(jié)構(gòu)有3個電極，3個區(qū)，兩個背向的PN結(jié),,,,,,,,,發(fā)射極箭頭的方向表示發(fā)射結(jié)正偏

17、時的電流方向,Ic,Ib,Ie,27,PNP型三極管,集電區(qū),集電結(jié),基區(qū),發(fā)射結(jié),發(fā)射區(qū),,集電極C,發(fā)射極E,基極B,結(jié)構(gòu),,,,,,符號,,,,Ic,Ib,Ie,28,2、三極管的3種接法,,（1）共發(fā)射極接法,（2）共集電極接法,（3）共基極接法,不同的接法具有不同的電路特性，但管子的工作原理都是相同的。為使晶體管正常地放大工作，必須給它以正確的偏置，即發(fā)射結(jié)正偏，集電結(jié)反偏。,29,3、三極管的電流放大（控制）作用,電流放大的概念以NPN管共發(fā)射極接法為例。,輸出回路,輸入回路,VCC>VBB,調(diào)節(jié)RB，觀察IB、IC及IE的變化。,結(jié)論,（1）IC、IE比IB大得多。,,,（2），

18、稱為電流放大倍數(shù)IB很小的變化可引起IC很大的變化，即IC受IB控制—三極管的電流控制作用。,30,三極管內(nèi)載流子的運動,,,IE,,,,,,IB,,,IC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N,P,N,VBB正極拉走電子，補充被復合的空穴，形成IB,VCC,RC,VBB,RB,,,ICBO,,,,,了解即可！,發(fā)射區(qū),基區(qū),集電區(qū),集電結(jié)反偏，少子的漂移運動得到加速，形成反向飽和電流,31,三極管內(nèi)載流子的運動（續(xù)）,晶體管內(nèi)載流子的運動可概括為：注入-擴散-收集。1發(fā)射區(qū)向基區(qū)注入電子——由于發(fā)射結(jié)正偏，發(fā)射區(qū)的多子（電子）向基區(qū)擴散，基區(qū)的多子（空穴）向發(fā)射

19、區(qū)擴散。由于發(fā)射區(qū)摻雜濃度很高，所以基區(qū)的空穴流與發(fā)射區(qū)的電子流相比可忽略不計，形成的擴散電流以發(fā)射區(qū)的電子流為主。2電子在基區(qū)擴散與復合——在擴散過程中，電子不斷與基區(qū)中的多子空穴復合而消失。由于基區(qū)很薄，電子復合的機會不多，僅很少一部分被復合，絕大多數(shù)電子擴散到集電結(jié)的邊緣。3集電區(qū)收集電子——由于集電結(jié)反偏，其電場將阻止集電區(qū)和基區(qū)中多子的擴散運動，但各自的少子的漂移運動卻得到加速，擴散到達集電結(jié)邊緣的電子，受集電結(jié)電場的吸引而為集電區(qū)收集。,由于集電結(jié)反偏，基區(qū)的電子及集電區(qū)的空穴的漂移運動得到加速，形成反向飽和電流ICBO。,32,三極管電流控制作用的外部條件,,三極管具有電流控制作

20、用的外部條件:（1）發(fā)射結(jié)正向偏置；（2）集電結(jié)反向偏置。,NPN型三極管應滿足:UBE>0UBCVB>VE,PNP型三極管應滿足:UEB>0UCB<0即VC

21、小，接在VCC上的集電極，使VCE>0，則VBC=VBE-VCE<0，集電結(jié)仍反偏，故T工作在放大區(qū)。IC=?IB，VO=VCC-ICRC,（1）截止區(qū)——條件：VBE??0，VBC0，VBC=VBE-VCE0發(fā)射結(jié)正偏，隨著Vi（正電壓）↑，IB↑，IC↑，VO（VCE）↓，當VCE下降到0.7V時，VBC=VBE-VCE≈0，集電結(jié)由反偏變?yōu)?偏。若IB繼續(xù)↑，VBC>0，集電結(jié)變?yōu)檎?，盡管IB增加，但IC基本不變，T進入飽和區(qū)。IC=ICS=(VCC-VCES)/RC，VO=VCES=0.3V,41,晶體三極管的穩(wěn)態(tài)開關特性（3/4）,集電結(jié)為0偏（VCE=0.7V）時，稱三極管處于臨

22、界飽和狀態(tài)，滿足IBS=ICS/?=(VCC-VCES)/?RC，IBS稱為飽和基極電流實際計算時一般取集射極間的飽和電壓VCES=0.3V若IB?IBS=(VCC-VCES)/?RC，則三極管工作在飽和區(qū)此時IC=ICS=(VCC-VCES)/RC，VO=VCES=0.3V若IB

23、。,44,晶體三極管三個工作區(qū)的特點,,放大區(qū):,截止區(qū):,飽和區(qū):,發(fā)射結(jié)正偏,集電結(jié)反偏,有電流放大作用,IC=βIB,輸出曲線具有恒流特性,發(fā)射結(jié)、集電結(jié)處于反偏,失去電流放大作用,IC≈0,晶體管C、E之間相當于開路,發(fā)射結(jié)、集電結(jié)處于正偏,失去電流放大作用，IC=ICS，不變,晶體管C、E之間相當于短路,記??！,45,3.4分立元件門,3.4.1二極管與門3.4.2二極管或門3.4.3三極管非門3.4.4復合邏輯門3.4.5正邏輯和負邏輯,內(nèi)容概要,46,問題的提出,由電阻、二極管、三極管等分立元件構(gòu)成的邏輯門稱為分立元件門。分立元件門體積大、功耗高、可靠性差，現(xiàn)在很少使用。,分立元

24、件門已經(jīng)過時，為什么要學呢？,通過學習本節(jié)，使我們了解邏輯門電路的工作原理集成電路中的半導體器件如何實現(xiàn)開關特性？基于開關特性，邏輯門如何實現(xiàn)邏輯功能？邏輯1和0，在實際電路中是如何表達的？,47,3.4.1二極管與門,1、電路結(jié)構(gòu)和邏輯符號,2、工作原理,實現(xiàn)邏輯與運算的電路稱為與門。,0.3V,3.0V,1.0V,截止,優(yōu)先導通,當A、B為低電平0.3V（輸入低電平額定值ViL）時，D1、D2均導通，由于二極管導通后的鉗位電壓為0.7V，則輸出Y=0.3+0.7=1.0V；當A為0.3V、B為3.0V（輸入高電平額定值ViH）時，D1優(yōu)先導通，輸出Y=0.3+0.7=1.0V，D2被反偏截

25、止；當A、B為高電平3.0V時，D1、D2均導通，則輸出Y=3+0.7=3.7V。,48,二極管與門的功能描述,（1）功能表,（2）真值表,在功能表中，用0代表低電平（輸入0.3V，輸出1.0V），用1代表高電平（輸入3.0V，輸出3.7V），則可以得到真值表,（4）工作波形（時序圖）,時序圖還體現(xiàn)了“門”的概念！若A為輸入信號，B為控制信號，當B為低電平時，無輸出信號，門是“關閉”的；當B為高電平時，輸出信號Y同輸入信號，門是“打開”的。,3.功能描述,（3）表達式Y(jié)=AB,49,3.4.2二極管或門,1.電路結(jié)構(gòu)和邏輯符號,2.工作原理,0.3V,3.0V,2.3V,截止,優(yōu)先導通,當A、

26、B為低電平0.3V時，D1、D2均導通，由于二極管導通后的鉗位電壓為0.7V，則輸出Y=0.3-0.7=-0.4V。當A為0.3V、B為3.0V時，D2優(yōu)先導通，則輸出Y=3.0-0.7=2.3V；由于A只有0.3V，則D1被反偏截止。當A、B均為高電平3.0V時，D1、D2均導通，則輸出Y=3-0.7=2.3V。,50,二極管或門的功能描述,（1）功能表,（2）真值表,（3）表達式Y(jié)=A+B,3、功能描述,51,3.4.3三極管非門（反相器）,（1）功能表,（2）真值表,1、電路結(jié)構(gòu)和邏輯符號,2、工作原理與功能描述,,鉗位電路,當Vi=0.3V時，T截止，DCL導通，輸出VO≈3.0V（忽

27、略DCL上的電壓降時）；當Vi=3V時，T飽和導通，DCL截止，輸出VO=VCES=0.3V。,輸出與輸入波形有180?的相位差，所以非門也稱為反相器。,3.0V,飽和導通,0.3V,0.3V,截止,52,3.4.4復合邏輯門（與非門、或非門）,與非門由二極管與門和三極管非門復合而成。,①真值表,1、與非門,當A、B均為高電平（3.0V）時，D1、D2均導通，二極管與門的輸出為高電平（3.7V），經(jīng)三極管非門反相后，輸出為低電平（0.3V）；其他輸入組合條件下，二極管與門的輸出為低電平（1.0V），則輸出VO為高電平（3.7V）。,D1,D2,3.0V,3.0V,3.7V,導通,飽和導通,0.

28、3V,53,或非門,或非門由二極管或門和三極管非門復合而成。,①真值表,2、或非門,只要A或B有一個高電平（3.0V），二極管或門的輸出就為高電平，經(jīng)三極管非門反相后，輸出為低電平；只有全部輸入為低電平（0.3V），D1、D2均導通，二極管或門的輸出才為低電平（-0.4V），T截止，輸出VO為高電平（3.7V）。,D1,D2,3.0V,0.3V,2.3V,導通,截止,飽和導通,0.3V,54,3.4.5正邏輯與負邏輯,某邏輯門功能表,正真值表,負真值表,Y=AB?正與,Y=A＋B?負或,對同一個邏輯電路，分別使用正邏輯和負邏輯表示輸出與輸入之間的邏輯關系，其表達式互為對偶式。在分析數(shù)字電路時，

29、必須事先規(guī)定是采用正邏輯還是負邏輯關系！,正邏輯和負邏輯——表示邏輯電路的輸入、輸出電壓的高電平和低電平的2種不同形式。,55,3.5數(shù)字集成電路的主要性能參數(shù),直流電源電壓輸入/輸出邏輯電平扇出系數(shù)傳輸延遲時間功耗,內(nèi)容概要,補充！,56,1、器件的工作電源電壓,TTL集成電路的標準直流電源電壓為5V，最低4.5V，最高5.5V。CMOS集成電路的標準直流電源電壓在3~18V之間，74系列CMOS集成電路有5V和3.3V兩種。CMOS集成電路的一個優(yōu)點是比TTL集成電路的電源電壓允許范圍要寬（5VCMOS電路電源范圍為2~6V，3.3VCMOS電路為2~3.6V）,與傳統(tǒng)邏輯器件不同，現(xiàn)代邏

30、輯器件通常需要多個工作電源電壓內(nèi)核工作電源電壓VCCINT——供內(nèi)核和輸入緩沖器工作的電壓，不同的器件其VCCINT不同，有3.3V、2.5V、1.5V、1.2V，或更低；輸入輸出口驅(qū)動電源電壓VCCIO——供I/O引腳工作的電源電壓，通常小于等于3.3V。通常VCCINT小于VCCIO，有利于降低功耗。一般地，器件的集成度越高，其VCCINT越低。,57,2、輸入/輸出邏輯電平,TTL或CMOS集成電路，其輸出高電平并不是理想的工作電源電壓5V或3.3V；輸出低電平也不是理想的0V電壓。數(shù)字集成電路有如下4種不同的輸入/輸出邏輯電平。標準TTL電路有：定義為邏輯0的低電平輸入電壓范圍VIL：

31、0~0.8V；定義為邏輯1的高電平輸入電壓范圍VIH：2~5V；定義為邏輯0的低電平輸出電壓范圍VOL：不大于0.3V；定義為邏輯1的高電平輸出電壓范圍VOH：不小于2.4V。,輸入電壓,輸出電壓,58,2、輸入/輸出邏輯電平（續(xù)）,5VCMOS電路則有：定義為邏輯0的低電平輸入電壓范圍VIL：0~0.5V；定義為邏輯1的高電平輸入電壓范圍VIH：2.5~5V；定義為邏輯0的低電平輸出電壓范圍VOL：不大于0.1V；定義為邏輯1的高電平輸出電壓范圍VOH：不小于4.4V。,由于制造工藝上的離散性，同一型號的器件，輸出電平也不可能完全一樣。門電路輸出高、低電平的具體電壓值與所接的負載、環(huán)境溫度也

32、有關系！,59,3、邏輯信號傳輸延遲時間,在集成門電路中，由于晶體管開關時間的影響，使得輸出與輸入之間存在信號的傳輸延遲。傳輸延遲越短，工作速度就越快，工作頻率越高。傳輸延遲是衡量門電路工作速度的重要指標。由于實際的信號波形有上升沿和下降沿之分，所以傳輸延遲時間tpd是兩種變化情況反映的結(jié)果定義tphl為輸出從高電平轉(zhuǎn)換到低電平時，輸入脈沖指定參考點與輸出脈沖指定參考點之間的時間；定義tplh為輸出從低電平轉(zhuǎn)換到高電平時，輸入脈沖指定參考點與輸出脈沖指定參考點之間的時間；參考點選在輸入脈沖和輸出脈沖相應邊沿的50%處。,TTL門電路的tpd為幾十ns~幾百ns,平均傳輸延遲時間,60,4、集成

33、邏輯門電路的扇入系數(shù)與扇出系數(shù),扇入系數(shù)和扇出系數(shù)是反映門電路的輸入端數(shù)目和輸出驅(qū)動能力的指標。扇入系數(shù)——一個門電路所能允許的輸入端個數(shù)扇出系數(shù)——一個門電路所能驅(qū)動的同類門電路的個數(shù)扇出系數(shù)越大，門電路的帶負載能力越強,標準系列TTL門電路的扇出系數(shù)一般為10；其他系列如74LS系列，一般為20；CMOS門電路的扇出系數(shù)一般為50。,驅(qū)動門與負載門之間的電壓、電流關系,61,5、集成邏輯門電路的功耗,功耗是指門電路通電工作時所消耗的電功率。PD=VCC?ICC門電路在輸出高電平和輸出低電平時通過電源的電流（ICCH和ICCL）是不同的，兩種情況下的功耗也不一樣一般求其平均值,一般地，CMO

34、S門電路的功耗較低，且與工作頻率有關，頻率越高功耗越大。其數(shù)量級為?W，因而CMOS門電路廣泛應用于電池供電的便攜式產(chǎn)品中。TTL門電路的功耗較高，且基本與工作頻率無關。其數(shù)量級為mW。,62,3.6TTL集成門,3.6.1TTL集成與非門3.6.2TTL與非門的電氣特性3.6.3TTL與非門的主要參數(shù)3.6.4TTL其他類型門電路3.6.5TTL集成電路多余輸入端的處理3.6.6TTL集成電路的系列產(chǎn)品,內(nèi)容概要,63,3.6.1TTL與非門,TTL集成電路是雙極型集成電路，其輸入端和輸出端都是由晶體三極管構(gòu)成的電路，稱為晶體管-晶體管邏輯，簡稱TTL（Transistor-Transist

35、orLogic）。,（1）輸入級——多發(fā)射極晶體管T1和R1——完成“與”功能,（2）中間級——T2、R2和R3——完成“兩相驅(qū)動”功能,（3）輸出級——T3、T4、T5、R4和R5——完成“推拉輸出”功能,1、電路結(jié)構(gòu),,,,電路根據(jù)T5的工作狀態(tài)分為開態(tài)和關態(tài)：T5飽和時輸出為VOL——開態(tài)（On）；T5截止時輸出為VOH——關態(tài)（Off）。,TTL與非門電路,T4和T5總是處于一只截止、另一只導通的狀態(tài),64,TTL與非門工作原理（1/2）,（1）關態(tài)當A或B為低電平（Vi=ViL=0.3V）時，T1深飽和導通：VCES1?0.1V,此電壓不足以使T2和T5導通，則T2和T5截止；VCC

36、通過R2使T3和T4導通,此工作狀態(tài)下T5截止，簡稱關態(tài)，電路輸出為高電平（VO=VOH=3.6V）。,2、工作原理,截止,,,導通,,,0.3V,0.4V,,65,TTL與非門工作原理（2/2）,（2）開態(tài)當A和B全為高電平（Vi=ViH=3.0V）時，VCC通過R1使T1的集電結(jié)以及T2、T5的發(fā)射結(jié)正偏置導通，則VB1=VBC1+VBE2+VBE5=3?0.7=2.1V，使T1的發(fā)射結(jié)反偏（IE1≈0），稱T1倒置工作：集電結(jié)正偏，發(fā)射結(jié)反偏。,使T3微導通，則T4截止，VO=VOL=VCES5=0.3V,TTL與非門電路特點：全高出低，一低出高?與非門,此工作狀態(tài)下T5飽和導通，簡稱開

37、態(tài)，電路輸出為低電平（VO=VOL=0.3V）。,1mA的基極電流，足以使T2飽和，也使T5飽和。,1.0V,0.3V,2.1V,3.0V,3.0V,飽和,,,截止,,IB2,,,66,TTL與非門的工作狀態(tài),3、TTL與非門的工作狀態(tài),輸入A、B任意一個為低電平時，輸出為高電平,輸入A、B全為高電平時，輸出為低電平,67,3.6.2TTL與非門的電氣特性,集成電路的外部特性是指通過集成電路芯片引腳反映出來的特性，包括電路的邏輯功能和電氣特性。邏輯功能可以用邏輯符號、功能表、真值表、邏輯函數(shù)表達式和時序圖來表示；電氣特性主要有電壓傳輸特性、輸入特性、輸出特性、動態(tài)特性等。TTL與非門的電氣特性

38、主要有電壓傳輸特性、輸入特性、輸出特性、電源特性和傳輸延遲特性。,本課程只學習紅色所示3種特性,68,電壓傳輸特性（1/4）,指輸出電壓VO隨輸入電壓Vi變化的曲線。,（1）曲線分析①ab段（截止區(qū)）當0V?Vi<0.6V，T1深飽和，VCES1=0.1V；VB2=Vi+VCES1<0.7V，T2和T5截止，T3和T4導通，VO=VOH?VCC-VBE3-VBE4=5-0.7-0.7==3.6V基本不變,1、電壓傳輸特性,測量電路,電壓傳輸特性,3.6V,分析過程了解即可！,截止區(qū),截止,,,導通,,,深飽和,69,電壓傳輸特性（2/4）,②bc段（線性區(qū)）當0.6V?Vi<1.3V，T1深飽

39、和，VCES1=0.1V；VB2=Vi+VCES1，0.7V?VB2<1.4V，T2開始放大導通，T5仍截止；T3和T4仍導通,電壓傳輸特性,在bc段，VO隨著Vi的增加而線性下降，因此稱為線性區(qū)。,3.6V,線性區(qū),截止,放大導通,深飽和,,,導通,,,70,電壓傳輸特性（3/4）,③cd段（轉(zhuǎn)折區(qū)）當1.3V?Vi<1.5V，T1由深飽和轉(zhuǎn)向倒置工作；VB2=Vi+VCES1?1.4V，T2放大導通，T5也放大導通；T3和T4仍導通。,0.3V,,rbe5比R3小很多，cd段斜率很大——輸入電壓的微小增加，會引起輸出電壓的迅速下降,轉(zhuǎn)折區(qū),放大導通,,,倒置,電路的輸出將由高電平轉(zhuǎn)換到低電

40、平—轉(zhuǎn)折區(qū)。,導通,,,71,電壓傳輸特性（4/4）,④de段（飽和區(qū)）當Vi?1.5V，T1倒置工作，T2和T5飽和，T3微導通，T4變?yōu)榻刂埂O=VOL=VCES5=0.3V，基本不變。,0.3V,,飽和區(qū),倒置,飽和,,,截止,微導通,72,（2）電壓傳輸特性參數(shù),①輸出邏輯高電平VOH和輸出邏輯低電平VOL典型值：VOH≈3.6V，VOL≈0.3V額定值：VOH=3.0V，VOL=0.35V,②關門電平Voff、開門電平Von和閾值電壓VTH關門電平Voff（輸入低電平上限ViLmax）：使輸出高電平為額定值（3.0V）的90%時對應的輸入低電平值，典型值：Voff≈0.8V。開門電

41、平Von（輸入高電平下限ViHmin）：使輸出低電平為額定值（0.35V）時對應的輸入高電平值，典型值：Von≈1.8V。閾值電壓VTH：電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點對應的輸入電壓，典型值：VTH≈1.4V。,Von,Voff,,,VTH,,為可靠工作在關態(tài)，應有ViLVon,記??！,電路工作在截止區(qū)的輸出電壓,電路工作在飽和區(qū)的輸出電壓,3.6,73,,（2）電壓傳輸特性參數(shù)（續(xù)）,③輸入低電平噪聲容限VNL和輸入高電平噪聲容限VNH輸入噪聲容限是定量說明集成電路抗干擾能力的重要參數(shù)，輸入噪聲容限越大，電路抗干擾能力越強。VNL=Voff－ViL≈0.8－0.3=0.5VVNH=ViH－Von

42、≈3.0－1.8=1.2V,Von,Voff,,,ViL,ViH,輸入低電平額定值,輸入高電平額定值,只要輸入低電平在VNL范圍之內(nèi)，電路可靠工作在關態(tài)；只要輸入高電平在VNH范圍之內(nèi)，電路可靠工作在開態(tài)。,0.3V,3.0V,,74,電源特性,TTL集成電路的VCC=+5V10﹪（即VCC=4.5V～5.5V）TTL與非門工作在關態(tài)和開態(tài)時的電源電流值ICC不同！功耗：門電路工作時所消耗的電功率，PD=VCC*ICC未帶任何負載時的靜態(tài)功耗稱為空載功耗，典型值為16mW?？蛰d截止功耗——電路處于穩(wěn)定關態(tài)時的空載功耗空載導通功耗——電路處于穩(wěn)定開態(tài)時的空載功耗平均功耗——空載截止功耗與空載導通

43、功耗之和的一半TTL與非門的平均功耗約為10mW。,2、電源特性,當與非門從關態(tài)到開態(tài)、或從開態(tài)到關態(tài)轉(zhuǎn)換過程中，T4、T5會瞬間同時導通?電源出現(xiàn)瞬時最大電流——動態(tài)尖峰電流,在計算數(shù)字系統(tǒng)的電源容量（功率）時一定要考慮動態(tài)尖峰電流的影響，留出一定的余量。,75,輸出特性,指輸出電壓VO隨輸出電流IO變化的曲線。,IOH越大，輸出VOH越低。一般要求輸出高電平不能低于額定輸出高電平的90%，即2.7V。VoH＝2.7V對應的輸出電流，稱為最大輸出高電平電流，IoH,max＝0.8mA(典型值),（2）開態(tài)時,IOL越大，輸出VOL越高。一般要求輸出低電平不能高于0.7V。VoL＝0.7V對應

44、的輸出電流，稱為最大輸出低電平電流，IoL,max＝12mA(典型值),3、輸出特性,（1）關態(tài)時,關態(tài)時的輸出特性,開態(tài)時的輸出特性,灌電流,拉電流,關態(tài)和開態(tài)時的輸出特性不同！,0.8mA,,2.7V,,12mA,,0.7V,,76,3.6.3TTL與非門的主要參數(shù),直流（靜態(tài)）參數(shù),77,扇入系數(shù)與扇出系數(shù),交流（動態(tài)）參數(shù)：平均傳輸延遲時間（tpd）TTL與非門的tpd=10~20ns,TTL與非門輸出帶同類門的個數(shù)，體現(xiàn)了帶載能力（1）G0關態(tài)時，輸出高電平，G1~Gn處于開態(tài)G0向每個負載門的每個輸入端提供輸入電流IiH。,1、扇入系數(shù)（ni）,2、扇出系數(shù)（no）,TTL與非門輸

45、入端的頭數(shù)，一般ni=2~8,扇出系數(shù)測量電路,78,G0開態(tài)時,（2）G0開態(tài)時，輸出低電平，G1~Gn處于關態(tài)每個負載門向G0灌入輸入短路電流IiS。,故TTL與非門的扇出系數(shù),如果TTL與非門輸出為高電平和輸出為低電平時的扇出系數(shù)不同，則扇出系數(shù)選擇兩個中的較小者！,在過去傳統(tǒng)的小規(guī)模數(shù)字電路設計中，扇入扇出問題是一個必須注意的問題。但在現(xiàn)代的數(shù)字系統(tǒng)設計中已幾乎不存在此類問題了。因為現(xiàn)在設計的邏輯電路規(guī)模很大，且趨向于單片實現(xiàn)方式。可以很好地使用EDA技術，使扇入扇出問題在EDA軟件中被自動考慮進去，不必人為介入。,79,3.6.4集電極開路門和三態(tài)門電路,TTL門電路除與非門外，還有

46、與門、或門、非門、或非門、與或非門、異或門、擴展門、驅(qū)動門、集電極開路門、三態(tài)門等。,（1）電路結(jié)構(gòu)把普通TTL門的T3、T4去掉，形成集電極開路結(jié)構(gòu)。,1、集電極開路門（OC門）,當輸入全部為高電平時，T1倒置，T2、T5飽和，OC門工作于開態(tài)，輸出為低電平0.3V；當任一輸入為低電平時，T1深飽和，T2、T5截止，OC門工作于關態(tài)，由于集電極開路，輸出呈高阻態(tài)（好像導線懸空一樣）。,集電極開路與非門電路,截止,,,高阻,0.3V,使用時，輸出端必須通過外接上拉電阻（1~10k?）與直流電源相連。,80,OC門的主要用途（1/2）,（2）OC門的主要用途①用作驅(qū)動器OC門的輸出管一般設計得尺

47、寸較大，足以承受較大電流和較高電壓，可以直接驅(qū)動發(fā)光二極管、繼電器或脈沖變壓器等需要大電流的器件。,,②電平轉(zhuǎn)換在某些情況下，數(shù)字系統(tǒng)在其接口部分（與外設相連接的地方）需要轉(zhuǎn)換輸出電平，可以使用OC門完成電平轉(zhuǎn)換，使輸出適應需要較高電平的器件（如熒光數(shù)碼管、MOS譯碼器等）。改變電源EC值，即可改變輸出邏輯高電平的值，實現(xiàn)TTL電路到其他類型電路(如MOS）的電平轉(zhuǎn)換。,,國標邏輯符號,國際常用邏輯符號,500?,輸入（TTL電平）,輸出（MOS電平）,10mA,,81,OC門的主要用途（2/2）,③實現(xiàn)“線與”（集電極開路與門或者與非門）或“線或”（集電極開路或門或者或非門）由于OC門具有三

48、態(tài)輸出特性，所以可以把若干個OC門的輸出線直接連接在一起，實現(xiàn)與功能，稱為線與。,真值表,注意：普通TTL門不能“線與”或“線或”！,當任一門為開態(tài)時，Y為低電平；若另一門為關態(tài)，其輸出呈高阻態(tài)，對Y沒有影響，Y仍為低電平。當2個門都工作在關態(tài)時，輸出都呈高阻態(tài)，但由于Y通過RL與EC相連，Y為高電平。,82,為什么普通TTL門不能“線與”或“線或”？,普通的TTL電路采用推拉式輸出方式，不論門電路是處于開態(tài)或關態(tài)，輸出都呈現(xiàn)低阻抗（TTL與非門開態(tài)和關態(tài)時輸出阻抗分別為20?和100?）。當兩個TTL與非門的輸出端直接相連，若門G1工作于關態(tài)（輸出高電平），門G2工作于開態(tài)（輸出低電平），必

49、然有很大的負載電流同時流過兩個門的輸出級，此電流的數(shù)值將遠遠超過正常工作電流，可能使門電路損壞。,I,普通的CMOS門也不允許輸出端并聯(lián)使用！,,,G1,G2,,,,83,三態(tài)輸出門,三態(tài)輸出門（ThreeStateOutputGate）是傳輸門的一種，主要用于對信號傳輸?shù)目刂疲?）電路結(jié)構(gòu)與符號在普通門基礎上增加控制輸入端和控制電路。（2）工作原理,2、三態(tài)輸出門（TS門）,P,1V,,EN=0（0.3V）時，P點為低電位，使T1深飽和，T2、T5截止；D導通，使T2的集電極電位（即T3的基極電位）被鉗位在1V左右，T3也處于截止狀態(tài)。T4截止，輸出呈現(xiàn)高阻抗。,EN=1（3.0V）時，P點

50、為高電位，D截止，電路具有正常的與非功能。,D導通,截止,,,高阻,,0.3V,深飽和,,84,三態(tài)輸出門工作原理（/EN低電平有效）,P,1V,,/EN=1（3.0V）時，P點為低電位，使T1深飽和，T2、T5截止；D導通，使T2的集電極電位（即T3的基極電位）被鉗位在1V左右，T3也處于截止狀態(tài)。T4截止，輸出呈現(xiàn)高阻抗。,/EN=0（0.3V）時，P點為高電位，D截止，電路具有正常的與非功能。,D導通,截止,,,高阻,,3.0V,深飽和,,85,三態(tài)輸出門的主要用途,在EN的控制下，電路有3種輸出狀態(tài)，即高電平、低電平和高阻態(tài)。在高阻態(tài)下，三態(tài)門的輸出端相當于懸空（電路斷開），輸出端好象

51、一根空頭的導線。,（3）主要用途——實現(xiàn)總線（BUS）結(jié)構(gòu)總線——為節(jié)約輸出連線，通過一條輸出線分時傳輸若干個門電路的輸出信號在任何時間內(nèi)，最多只有一個門處于工作狀態(tài)，其他門被禁止（高阻態(tài)），以避免數(shù)據(jù)混亂。傳輸?shù)娇偩€上的數(shù)據(jù)可以同時被多個負載門接收，也可以在控制信號作用下，讓指定的負載門接收。,三態(tài)輸出門是一種最重要的總線接口電路，它是計算機系統(tǒng)不可缺少的電路。,86,三態(tài)輸出門的時序圖,（4）時序圖,/EN=0時，三態(tài)門具有正常的與非功能/EN=1時，三態(tài)門呈高阻態(tài)，對負載門不發(fā)生任何影響，所以負載門的輸出F仍保持原來的狀態(tài)，為0。,保持不變,87,VerilogHDL提供的各種三態(tài)門,三

52、態(tài)門關鍵字bufif1：同相三態(tài)輸出緩沖器，使能控制信號（en）高有效bufif0：同相三態(tài)輸出緩沖器，en低有效notif1：反相三態(tài)輸出緩沖器，en高有效notif0：反相三態(tài)輸出緩沖器，en低有效門級元件例化描述語句的格式,【例】例化的同相三態(tài)輸出緩沖器（en低有效）。bufif0mybuf(y,a,en);,門類型關鍵字()；,88,關于OC門與三態(tài)門的說明,由于上拉電阻的使用而限制了OC門的工作速度，OC門在現(xiàn)代數(shù)字系統(tǒng)設計中已經(jīng)極少用到，它只在低速接口電路中有一定的實用價值。OC門和三態(tài)門都允許輸出端直接并接在一起，OC門主要實現(xiàn)“線與”或“線或”，三態(tài)門主要實現(xiàn)多路信號在總線上的

53、分時傳送。但三態(tài)門在使用時不需要另接上拉電阻，所以更經(jīng)濟、方便，更高速。在現(xiàn)代數(shù)字系統(tǒng)設計中，三態(tài)門已完全取代了OC門。,89,3.6.5TTL集成電路多余輸入端的處理,與門、與非門將多余輸入端接正電源或邏輯高電平；或?qū)⒍嘤噍斎攵伺c有用輸入端并接；盡管輸入端懸空等效于接邏輯高電平，但易引入干擾，建議不要懸空！或門、或非門將多余輸入端直接接地。,多余的輸入端最好不要懸空！以免引入干擾。,90,3.6.6TTL集成電路的系列產(chǎn)品,74AS（先進肖特基）、74ALS（先進低功耗肖特基）系列是為進一步縮短傳輸延遲時間而設計的改進系列。,54系列：軍用，工作溫度-55C~125C74系列：商用，工作溫度

54、0C~70C,91,74系列芯片,92,3.7MOS集成門,3.7.1MOS管3.7.2MOS反相器3.7.3MOS門3.7.4CMOS門的外部特性,內(nèi)容概要,93,本節(jié)思路,NMOS管PMOS管,MOS管,,MOS反相器,電阻負載反相器MOS管負載反相器CMOS反相器,,,,MOS門,NMOS門PMOS門CMOS門CMOS傳輸門CMOS三態(tài)門,,94,3.7.1MOS管,分為NMOS管和PMOS管兩種類型（1）NMOS管在P型半導體襯底上制作兩個高摻雜濃度的N型區(qū)，形成源極和漏極。,1、MOS管的結(jié)構(gòu)與符號,MOS集成電路由MOS管作為基本開關元件構(gòu)成屬于單極型集成電路MOS（MetalOx

55、ideSemiconductorFieldEffectTransistor，金屬氧化物半導體場效應管）管中只有一種載流子（自由電子或空穴）參與導電。,源極,柵極（金屬）,漏極,氧化物,半導體,NMOS管有增強型和耗盡型兩種類型。,95,NMOS管工作原理,對于增強型NMOS管，如果VGS=0，則兩個N區(qū)和P型底襯形成兩個背向的PN結(jié)，無論VDS為正或負，總有一只PN結(jié)反偏，NMOS管都不能導通，ID=0。,,當VGS>VGS(TH)（開啟電壓，1~3V），自由電子在正電場的吸引下，聚集在柵極下的襯底表面，形成N型溝道，把兩個N區(qū)溝通，在VDS作用下，NMOS管導通，形成漏極電流ID。隨著VGS

56、升高，導電溝道的截面積將增大，ID增加——可以通過改變VGS控制ID的大小。,96,PMOS管,（2）PMOS管PMOS管是在N型半導體襯底上制作兩個高摻雜濃度的P型區(qū)，形成源極和漏極。PMOS管也有增強型和耗盡型兩種類型。,對于增強型PMOS管，當VGS=0時，則兩個P區(qū)和N型襯底形成兩個背向的PN結(jié)，無論VDS為正或負，PMOS管都不能導通，ID=0。當VGS<-VGS(TH)，自由電子在負電場的排斥下，柵極下的底襯表面的自由電子數(shù)量減少、空穴數(shù)量大大增加，形成P型溝道，把兩個P區(qū)溝通，PN結(jié)消失，PMOS管導通，形成漏極電流ID。,97,2、MOS管的開關特性,在數(shù)字電路中，MOS管相當

57、于一個受控開關。輸出特性（漏極特性）,截止區(qū)條件：VGS0，Vo?0V。,MO

58、S反相器也稱為非門。在MOS集成電路中，各種邏輯門基本都由反相器組合構(gòu)成。,電路的輸出電平與輸入電平相反——反相器。,99,MOS管負載反相器,2、MOS管負載反相器,制作MOS晶體管比制作電阻容易，MOS反相器都采用MOS管代替電阻作為負載。負載管T2總是處于導通狀態(tài)，相當于負載電阻。,當輸入為低電平，即Vi=ViL時，T1截止，T2始終導通，驅(qū)動管T1的漏極特性曲線與負載管T2的轉(zhuǎn)移特性曲線交于A點，輸出為高電平，Vo?VDD-VGS(TH)；,A,B,當輸入為高電平，即Vi=ViH時，T1導通，T2始終導通，T1的漏極特性曲線與T2的轉(zhuǎn)移特性曲線交于B點，輸出為低電平，Vo?0V。,NM

59、OS反相器,100,CMOS反相器,在制作NMOS反相器時，需要綜合考慮負載管導通電阻的大小若負載管導通電阻小，則流過的電流大，當驅(qū)動管導通時，電路的功耗大；若負載管導通電阻大，則流過的電流小，當驅(qū)動管截止時，電路提供的拉電流負載小，驅(qū)動能力弱。CMOS反相器能較好地解決此問題。,3、CMOS反相器,（1）電路結(jié)構(gòu),驅(qū)動管T1——NMOS負載管T2——PMOS,CMOS是由兩種不同類型的MOS管形成的電路結(jié)構(gòu)，稱為互補MOS（ComplementarySymmetryMOS）,101,CMOS反相器工作原理及特點,（2）工作原理當Vi=ViL=0V時，VGS1VGS(TH)，T1導通，VGS2

60、=0V，T2截止，輸出Vo=VoL=0V。,（3）與MOS管負載反相器的比較MOS管負載反相器中，負載管T2總是處于導通狀態(tài)，使得負載管導通電阻的大小會影響到電路的功耗和驅(qū)動能力。CMOS反相器中，兩只晶體管總有一只處于截止狀態(tài)，使得驅(qū)動管和負載管的導通電阻都可以做得很小——使電路驅(qū)動負載能力增強，同時也使靜態(tài)功耗極低。,102,3.7.3MOS門,常用的MOS門有NMOS門、PMOS門和CMOS門,1、NMOS門,當A、B中任一個（或兩個）為低電平時，至少一只驅(qū)動管截止，串聯(lián)支路不導通，輸出Y≈VDD，為高電平。只有當A、B均為高電平時，兩只驅(qū)動管均導通，串聯(lián)支路才導通，輸出Y≈0，為低電平

61、。,NMOS與非門,驅(qū)動管,負載管,NMOS門使用正電源!,103,NMOS或非門,當A、B中任一個（或兩個）為高電平時，并聯(lián)支路中至少有一只驅(qū)動管導通，輸出Y≈0，為低電平；只有當A、B均為低電平時，兩只驅(qū)動管均截止，輸出Y≈VDD，為高電平。,NMOS或非門,104,2、PMOS門,2、PMOS門,PMOS與非門,以正邏輯關系分析其工作原理當A、B中任一個（或兩個）為低電平-VDD時，至少一只驅(qū)動管導通，輸出Y≈0V，為高電平；只有當A、B均為高電平0V時，兩只驅(qū)動管均截止，輸出Y≈-VDD，為低電平。,驅(qū)動管,負載管,PMOS門使用負電源!,105,PMOS或非門,PMOS或非門,以正邏

62、輯關系分析其工作原理當A、B中任一個（或兩個）為高電平0V時，至少一只驅(qū)動管截止，輸出Y≈-VDD，為低電平；只有當A、B均為低電平-VDD時，兩只驅(qū)動管均導通，串聯(lián)支路才導通，輸出Y≈0V，為高電平。,驅(qū)動管,負載管,106,3、CMOS門,3、CMOS門,CMOS與非門,增強型PMOS管,增強型NMOS管,CMOS與非門是把兩個CMOS反相器的負載管并聯(lián)、驅(qū)動管串聯(lián)后得到。當A、B中任一個（或兩個）為低電平時，串聯(lián)支路中至少一只驅(qū)動管截止，并聯(lián)支路中至少一只負載管導通，輸出Y≈VDD，為高電平；只有A、B均為高電平時，串聯(lián)支路中兩只驅(qū)動管才全部導通，并聯(lián)支路中兩只負載管才全部截止，輸出Y≈

63、0V，為低電平。,CMOS門使用正電源!,107,CMOS或非門,CMOS或非門,CMOS或非門是把兩個CMOS反相器的負載管串聯(lián)、驅(qū)動管并聯(lián)后得到。當A、B中任一個（或兩個）為高電平時，并聯(lián)支路中至少一只驅(qū)動管導通，串聯(lián)支路中至少一只負載管截止（則串聯(lián)支路截止），輸出Y≈0V，為低電平；只有A、B均為低電平時，并聯(lián)支路中兩只驅(qū)動管才全部截止，串聯(lián)支路中兩只負載管才全部導通，輸出Y≈VDD，為高電平。,108,CMOS傳輸門（模擬開關）,（1）電路結(jié)構(gòu)與符號,4、CMOS傳輸門（模擬開關）,S,D,傳輸門導通時，不僅允許數(shù)字信號通過，而且允許模擬信號通過，因此傳輸門也稱為模擬開關。,控制輸入端

64、,控制輸入端,Vi=0~7V時，VGS1=C-Vi=10-Vi=10~3V，T1滿足VGS1>VGS(TH)，導通，VO=ViVi=3~10V時，VGS2=/C-Vi=0-Vi=-3~-10V，T2滿足VGS2VDD時，特性曲線由D1和D2的伏安特性決定3）ViVDD時，D1、D2導通，使P點電位鉗位在VDD+0.7VVi

65、管截止，功耗也極低。動態(tài)時，輸入電平發(fā)生變化，需要輸入電流對輸入寄生電容充電或放電；輸出狀態(tài)變化導致輸出互補晶體管瞬間同時導通，會產(chǎn)生較大的漏電流。,3、電源特性,114,對多余輸入端的處理,與TTL集成電路對多余輸入端的處理方法相同與門、與非門：多余輸入端接邏輯高電平或與有用輸入端并接或門、或非門：將多余輸入端直接接地多余輸入端不能懸空——否則電路的輸出狀態(tài)不能確定,4、對多余輸入端的處理,115,補充—CMOS集成電路的系列產(chǎn)品,同TTL集成電路一樣，CMOS集成電路也有74系列（商用）和54系列（軍用）兩大系列產(chǎn)品CMOS集成電路電源范圍在3~18V之間，但為了與TTL門電路的邏輯電平兼

66、容，多數(shù)CMOS集成電路使用+5V電源；隨著集成電路技術??CMOS集成電路的工作電壓?，3.3V或2.5V工作電壓的CMOS門電路的應用也已十分廣泛，其功耗比5VCMOS門電路低得多,74系列5VCMOS門電路的基本子系列74HC和74HCT：高速CMOS（High-speedCMOS），T表示和TTL直接兼容；74AC和74ACT：先進CMOS（AdvancedCMOS），提供了比TTL更高的速度和更低的功耗；74AHC和74AHCT：先進高速CMOS（AdvancedHigh-speedCMOS）。,74系列3.3VCMOS門電路的基本子系列74LVC：低壓CMOS（Lower-VoltageCMOS）；74ALVC：先進低壓CMOS（AdvancedLower-VoltageCMOS）。,了解即可！,116,補充—各種集成門電路性能比較,117,各種集成門電路性能比較——結(jié)論,ECL、CMOS和TTL是三種比較常用的集成電路，它們各有特色。ECL速度最快，CMOS功耗最低、抗干擾能力最強、帶載能力最強；TTL界于二者之間，功耗較低，速度較快、抗干擾能力較強。與TT