《第6章只讀存儲(chǔ)器(ROM)與可編程邏輯器件(PLD)36頁》由會(huì)員分享，可在線閱讀，更多相關(guān)《第6章只讀存儲(chǔ)器(ROM)與可編程邏輯器件(PLD)36頁（36頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器第第6章章 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM）與可編程邏輯器件（）與可編程邏輯器件（PLD）6.1 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM）6.2 可編程邏輯器件（可編程邏輯器件（PLD）回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM的分類的分類掩膜ROM：不能改寫。PROM：只能改寫一次。EPROM：可以改寫多次。存儲(chǔ)器的分類存儲(chǔ)器的分類RAM：在工作時(shí)既能從中讀出（取出）信息，又能隨時(shí)寫入（存入）信息，但斷電后所存信息消失。ROM：在工作時(shí)只能從中讀出信息，不能寫入信息，且斷電后其所存信息在仍能保持。6.1 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM）回首頁第第6章章

2、只讀存儲(chǔ)器只讀存儲(chǔ)器6.1.1 ROM的結(jié)構(gòu)及工作原理的結(jié)構(gòu)及工作原理1、ROM的結(jié)構(gòu)的結(jié)構(gòu)W0W1Wi12 nWD0 D1 Db-1 位線輸出數(shù)據(jù)0 單元1 單元i 單元2n-1 單元存儲(chǔ)體地址輸入字線地址譯碼器A0A1An-1存儲(chǔ)容量字線數(shù)位線數(shù)2nb（位）存儲(chǔ)單元地址存儲(chǔ)單元地址回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器2、ROM的工作原理的工作原理11D3 D2 D1 D0A1A0W0W1W2W31111&44位ROM地址譯碼器地址譯碼器存儲(chǔ)體存儲(chǔ)體0100AAmW0111AAmW0122AAmW0133 AAmW310310330301321321220203 mmmWWWDmmWWDm

3、mmWWWDmmWWD回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器存儲(chǔ)內(nèi)容存儲(chǔ)內(nèi)容地 址A1 A0字 線W0 W1 W2 W3存 儲(chǔ) 內(nèi) 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 1回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器11D3 D2 D1 D0A1A0W0W1W2W31111&地 址A1 A0字 線W0 W1 W2 W3存 儲(chǔ) 內(nèi) 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1

4、1 1A1=0A0=0W0=1W1=0W2=0W3=0D3=1D1=1D0=1D2=0回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器地 址A1 A0字 線W0 W1 W2 W3存 儲(chǔ) 內(nèi) 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 111D3 D2 D1 D0A1A0W0W1W2W31111&A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1=0D0=1D2=1回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器地 址A1 A0字 線W0 W1 W2 W3存 儲(chǔ) 內(nèi) 容D3 D2 D1 D00

5、 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 111D3 D2 D1 D0A1A0W0W1W2W31111&A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1=0D0=0D2=1回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器地 址A1 A0字 線W0 W1 W2 W3存 儲(chǔ) 內(nèi) 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 111D3 D2 D1 D0A1A0W0W1W2W31111&A1=1A0

6、=1W0=0W1=0W2=0W3=1D3=0D1=1D0=1D2=1回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器A1 A1 A0 A0 或門陣列(存儲(chǔ)矩陣)與門陣列(地址譯碼器)Y3 Y2 Y1 Y0m0m1m2m3ROMROM的簡化畫法的簡化畫法地址譯碼器產(chǎn)地址譯碼器產(chǎn)生了輸入變量生了輸入變量的全部最小項(xiàng)的全部最小項(xiàng)存儲(chǔ)體實(shí)現(xiàn)存儲(chǔ)體實(shí)現(xiàn)了有關(guān)最小了有關(guān)最小項(xiàng)的或運(yùn)算項(xiàng)的或運(yùn)算與與陣陣列列固固定定或或陣陣列列可可編編程程連接斷開回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器)13,12,11,10,9,5,4,3,1,0()15,14,12,9,7,1()15,14,13,12,11,10,7,6()13,

7、8,4,1(4321mYmYmYmY6.1.2 ROM6.1.2 ROM的應(yīng)用的應(yīng)用1、用、用ROM實(shí)現(xiàn)組合邏輯函數(shù)實(shí)現(xiàn)組合邏輯函數(shù)邏輯表達(dá)式邏輯表達(dá)式真值表或最真值表或最小項(xiàng)表達(dá)式小項(xiàng)表達(dá)式CBADBCBCAYDCBBCDDABYBCACABYCBAY4321按A、B、C、D排列變量，并將Y1、Y2擴(kuò)展成為4變量的邏輯函數(shù)?；厥醉摰诘?章章 只讀存儲(chǔ)器只讀存儲(chǔ)器m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15與門陣列(地址譯碼器)或門陣列(存儲(chǔ)矩陣)Y1 Y2 Y3 Y4A A B B C C D D選選擇擇ROM，畫畫陣陣列列圖圖回首頁第第6章章 只讀存儲(chǔ)器只讀

8、存儲(chǔ)器2 2、用、用ROMROM作函數(shù)運(yùn)算表作函數(shù)運(yùn)算表用ROM構(gòu)成能實(shí)現(xiàn)函數(shù)yx2的運(yùn)算表電路。例例 設(shè)x的取值范圍為015的正整數(shù)，則對應(yīng)的是4位二進(jìn)制正整數(shù)，用BB3B2B1B0表示。根據(jù)yx2可算出y的最大值是152225，可以用8位二進(jìn)制數(shù)YY7Y6Y5Y4Y3Y2Y1Y0表示。由此可列出YB2即yx2的真值表?；厥醉摰诘?章章 只讀存儲(chǔ)器只讀存儲(chǔ)器輸 入輸 出注B3 B2 B1 B0Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0十進(jìn)制數(shù)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0

9、1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 0 0 0 0 00 0 0 0 0 0 0 10 0 0 0 0 1 0 00 0 0 0 1 0 0 10 0 0 1 0 0 0 00 0 0 1 1 0 0 10 0 1 0 0 1 0 10 0 1 1 0 0 0 10 1 0 0 0 0 0 00 1 0 1 0 0 0 10 1 1 0 0 1 0 00 1 1 1 1 0 0 11 0 0 1 0 0 0 01 0 1 0 1 0 0 11 1 0 0 0 1 0 01 1 1 0 0 0 0 10149162536496481100121

10、144169196225真真值值表表回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器邏邏輯輯表表達(dá)達(dá)式式)15,13,11,9,7,5,3,1(0)14,10,6,2()13,11,5,3()12,11,9,7,5,4()15,13,11,10,7,6()15,14,11,10,9,8()15,14,13,12(01234567mYYmYmYmYmYmYmY回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15與門陣列(地址譯碼器)或門陣列(存儲(chǔ)矩陣)Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0B3 B3 B2 B2 B1 B1 B0 B0陣

11、列圖陣列圖回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器3 3、用、用ROMROM作字符發(fā)生器電路作字符發(fā)生器電路輸出緩沖器A2A1A0 D4 D3 D2 D1 D0地址譯碼器用用ROM存儲(chǔ)字符存儲(chǔ)字符Z回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器6.1.3 ROM的容量擴(kuò)展的容量擴(kuò)展 28 27 26 25 24 23 22 21 20 19 18 17 16 1527256(32k8)1 2 3 4 5 6 7 8 9 10 11 12 13 14VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GNDVCC A14 A13 A8 A9 A11 OE A10 CS O7

12、O6 O5 O4 O3EPROM芯芯片片正常使用時(shí)，VCC=5V，VPP=5V。編程時(shí)，VPP=25V。OE為輸出使能端，OE=0時(shí)允許輸出；OE=1時(shí)，輸出被禁止，ROM輸出端為高阻態(tài)。CS為片選端，CS=0時(shí)，ROM工作；CS=1時(shí)，ROM停止工作，且輸出為高阻態(tài)（不論OE為何值）?；厥醉摰诘?章章 只讀存儲(chǔ)器只讀存儲(chǔ)器1、位擴(kuò)展（字長的擴(kuò)展）、位擴(kuò)展（字長的擴(kuò)展）地址總線A14A08位總線D7D08位總線D15D8CSOEA0 O0A14CS O7OEA0 O0A14CS O7OE16位數(shù)據(jù)總線D15D02725627256地址線及控制線分別并聯(lián)輸出一個(gè)作為高8位，另一個(gè)作為低8位用兩片

13、用兩片27256擴(kuò)展成擴(kuò)展成32k16位位EPROM回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器2 2、字?jǐn)U展（字?jǐn)?shù)擴(kuò)展，地址碼擴(kuò)展）、字?jǐn)U展（字?jǐn)?shù)擴(kuò)展，地址碼擴(kuò)展）用用4片片27256擴(kuò)展成擴(kuò)展成432k16位位EPROM地址總線 A16A0數(shù)據(jù)總線 D7D8OEA0 O0A14CS O7OEA0 O0A14CS O7OE27256(1)27256(2)A0 O0A14CS O7OE27256(3)A0 O0A14CS O7OE27256(4)A0 Y0A1 Y1 Y2ST Y3 2174LS139Y0Y1Y2Y3OE端、輸出線及地址線分別并聯(lián)高位地址A15、A16作為2線-4線譯碼器的輸入信號，

14、經(jīng)譯碼后產(chǎn)生的4個(gè)輸出信號分別接到4個(gè)芯片的CS端回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器本節(jié)小結(jié)本節(jié)小結(jié)1 1、只讀存儲(chǔ)器在存入數(shù)據(jù)以后，不能用簡單的方法更改，、只讀存儲(chǔ)器在存入數(shù)據(jù)以后，不能用簡單的方法更改，即它的存儲(chǔ)內(nèi)容是固定不變的，即它的存儲(chǔ)內(nèi)容是固定不變的，只能從中讀出信息，不能寫入只能從中讀出信息，不能寫入信息，信息，并且其所存儲(chǔ)的信息在斷電后仍能保持，常用于存放固并且其所存儲(chǔ)的信息在斷電后仍能保持，常用于存放固定的信息。定的信息。2 2、ROMROM由地址譯碼器和存儲(chǔ)體兩部分構(gòu)成。地址譯碼器產(chǎn)由地址譯碼器和存儲(chǔ)體兩部分構(gòu)成。地址譯碼器產(chǎn)生了輸入變量的全部最小項(xiàng)，即實(shí)現(xiàn)了對輸入變量的

15、與運(yùn)算；生了輸入變量的全部最小項(xiàng)，即實(shí)現(xiàn)了對輸入變量的與運(yùn)算；存儲(chǔ)體實(shí)現(xiàn)了有關(guān)最小項(xiàng)的或運(yùn)算。因此，存儲(chǔ)體實(shí)現(xiàn)了有關(guān)最小項(xiàng)的或運(yùn)算。因此，ROMROM實(shí)際上是由與門實(shí)際上是由與門陣列和或門陣列構(gòu)成的組合電路，陣列和或門陣列構(gòu)成的組合電路，利用利用ROMROM可以實(shí)現(xiàn)任何組合邏可以實(shí)現(xiàn)任何組合邏輯函數(shù)。輯函數(shù)。3 3、利用、利用ROMROM實(shí)現(xiàn)組合函數(shù)的步驟：（實(shí)現(xiàn)組合函數(shù)的步驟：（1 1）列出函數(shù)的真值表）列出函數(shù)的真值表或?qū)懗龊瘮?shù)的最小項(xiàng)表達(dá)式。（或?qū)懗龊瘮?shù)的最小項(xiàng)表達(dá)式。（2 2）選擇合適的）選擇合適的ROMROM，畫出函數(shù)畫出函數(shù)的陣列圖。的陣列圖?；厥醉摰诘?章章 只讀存儲(chǔ)器只讀存儲(chǔ)器

16、6.2.1 PLD的基本結(jié)構(gòu)的基本結(jié)構(gòu)輸入電路與門陣列或門陣列輸入輸出輸入項(xiàng)與項(xiàng)或項(xiàng)輸出電路1&1A B C DA B C DY=ACDY=A+B+CAAA(a)緩沖器畫法 (b)與門畫法 (c)或門畫法PLD的基本結(jié)構(gòu)的基本結(jié)構(gòu)門電路的簡化畫法門電路的簡化畫法6.2 可編程邏輯器件（可編程邏輯器件（PLD）回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器6.2.2 PLD分類分類分類與陣列或陣列輸出電路PROM固定可編程固定PLA可編程可編程固定PAL可編程固定固定GAL可編程固定可組態(tài)回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器6.2.3 PLA的應(yīng)用的應(yīng)用 用用PLAPLA實(shí)現(xiàn)邏輯函數(shù)的基本原理是基于函

17、數(shù)的最簡與或表實(shí)現(xiàn)邏輯函數(shù)的基本原理是基于函數(shù)的最簡與或表達(dá)式達(dá)式CBADBCBCAYDCBBCDDABYBCACABYABCCBACBACBACBAY4321例例用用PLD實(shí)現(xiàn)下列函數(shù)實(shí)現(xiàn)下列函數(shù)各函數(shù)已是最簡各函數(shù)已是最簡回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器111A B C D與陣列(可編程)或陣列(可編程)1&1111Y1 Y2 Y3 Y4陣陣列列圖圖回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器本節(jié)小結(jié)本節(jié)小結(jié) PLDPLD的主體是由與門和或門構(gòu)成的與陣列和或陣列，因此，的主體是由與門和或門構(gòu)成的與陣列和或陣列，因此，可利用可利用PLDPLD來實(shí)現(xiàn)任何組合邏輯函數(shù)，來實(shí)現(xiàn)任何組合邏輯函數(shù)，G

18、ALGAL還可用于實(shí)現(xiàn)時(shí)序邏輯還可用于實(shí)現(xiàn)時(shí)序邏輯電路。電路。用用PLAPLA實(shí)現(xiàn)邏輯函數(shù)的基本原理是基于函數(shù)的最簡與或表達(dá)實(shí)現(xiàn)邏輯函數(shù)的基本原理是基于函數(shù)的最簡與或表達(dá)式。用式。用PLAPLA實(shí)現(xiàn)邏輯函數(shù)時(shí)，首先需將函數(shù)化為最簡與或式，然實(shí)現(xiàn)邏輯函數(shù)時(shí)，首先需將函數(shù)化為最簡與或式，然后畫出后畫出PLAPLA的陣列圖。的陣列圖?；厥醉摰诘?章章 只讀存儲(chǔ)器只讀存儲(chǔ)器6.5 隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（RAM）回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器RAM是由許許多多的基本寄存器組合起來構(gòu)成的大規(guī)模集成電路。RAM中的每個(gè)寄存器稱為一個(gè)字，寄存器中的每一位稱為一個(gè)存儲(chǔ)單元。寄存器的個(gè)數(shù)（字?jǐn)?shù)）

19、與寄存器中存儲(chǔ)單元個(gè)數(shù)（位數(shù)）的乘積，叫做RAM的容量。按照RAM中寄存器位數(shù)的不同，RAM有多字1位和多字多位兩種結(jié)構(gòu)形式。在多字1位結(jié)構(gòu)中，每個(gè)寄存器都只有1位，例如一個(gè)容量為10241位的RAM，就是一個(gè)有1024個(gè)1位寄存器的RAM。多字多位結(jié)構(gòu)中，每個(gè)寄存器都有多位，例如一個(gè)容量為2564位的RAM，就是一個(gè)有256個(gè)4位寄存器的RAM。4.5.1 RAM的結(jié)構(gòu)的結(jié)構(gòu)回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器存儲(chǔ)矩陣地址譯碼器讀/寫控制電路地址碼輸入片選讀/寫控制輸入/輸出由大量寄存器構(gòu)成的矩陣用以決定訪問哪個(gè)字單元用以決定芯片是否工作用以決定對被選中的單元是讀還是寫讀出及寫入數(shù)據(jù)的通道

20、回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器X0X1X2X318 根列選擇線 Y0 Y1 Y732根行選擇線容量為2564 RAM的存儲(chǔ)矩陣存儲(chǔ)單元1024個(gè)存儲(chǔ)單元排成32行32列的矩陣每根行選擇線選擇一行每根列選擇線選擇一個(gè)字列Y11，X21，位于X2和Y1交叉處的字單元可以進(jìn)行讀出或?qū)懭氩僮?，而其余任何字單元都不?huì)被選中?；厥醉摰诘?章章 只讀存儲(chǔ)器只讀存儲(chǔ)器地址的選擇通過地址譯碼器來實(shí)現(xiàn)。地址譯碼器由行譯碼器和列譯碼器組成。行、列譯碼器的輸出即為行、列選擇線，由它們共同確定欲選擇的地址單元。A0A1A2A3A4X0X1X2X31A5 A6 A7Y0 Y1 Y7行譯碼器列 譯 碼 器2564

21、RAM存儲(chǔ)矩陣中，256個(gè)字需要8位地址碼A7A0。其中高3位A7A5用于列譯碼輸入，低5位A4A0用于行譯碼輸入。A7A0=00100010時(shí)，Y1=1、X2=1，選中X2和Y1交叉的字單元。000100 0 1回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器24 23 22 21 20 19 18 17 16 15 14 1361161 2 3 4 5 6 7 8 9 10 11 12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VDD A8 A9 WE OE A10 CS D7 D6 D5 D4 D3集成集成2kB8位位RAM6116寫入控制端片選端輸出使能端A0A1

22、0：地址碼輸入端，D0D7：數(shù)碼輸出端?；厥醉摰诘?章章 只讀存儲(chǔ)器只讀存儲(chǔ)器4.5.2 RAM容量的擴(kuò)展容量的擴(kuò)展I/O10241RAM(0)A0 A1 A9 R/W CSI/O0I/O1I/O10241RAM(7)A0 A1 A9 R/W CSI/O7A0A1A9R/WCSI/O10241RAM(1)A0 A1 A9 R/W CS將地址線、讀寫線和片選線對應(yīng)地并聯(lián)在一起輸入輸出（I/O）分開使用作為字的各個(gè)位線回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器A0A1A9R/WA10A11A12I/O0I/O1I/O3I/O2I/O0 I/O1 I/O2 I/O31k4RAM(7)A0 A1 A9 R

23、/W CSI/O0 I/O1 I/O2 I/O31k4RAM(1)A0 A1 A9 R/W CSI/O0 I/O1 I/O2 I/O31k4RAM(0)A0 A1 A9 R/W CSY0Y1Y2Y3Y4Y5Y6 Y73 線-8 線譯碼器A0 A1 A2輸入輸出（I/O）線并聯(lián)要增加的地址線A10A12與譯碼器的輸入相連，譯碼器的輸出分別接至8片RAM的片選控制端回首頁第第6章章 只讀存儲(chǔ)器只讀存儲(chǔ)器本節(jié)小結(jié)隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（RAMRAM）可以在任意時(shí)刻、對任意選中的可以在任意時(shí)刻、對任意選中的存儲(chǔ)單元進(jìn)行信息的存入（寫入）或取出（讀出）操作。與只存儲(chǔ)單元進(jìn)行信息的存入（寫入）或取

24、出（讀出）操作。與只讀存儲(chǔ)器讀存儲(chǔ)器ROMROM相比，相比，RAMRAM最大的優(yōu)點(diǎn)是存取方便，使用靈活，既最大的優(yōu)點(diǎn)是存取方便，使用靈活，既能不破壞地讀出所存信息，又能隨時(shí)寫入新的內(nèi)容。其缺點(diǎn)是能不破壞地讀出所存信息，又能隨時(shí)寫入新的內(nèi)容。其缺點(diǎn)是一旦停電，所存內(nèi)容便全部丟失。一旦停電，所存內(nèi)容便全部丟失。RAMRAM由存儲(chǔ)矩陣、地址譯碼器、讀寫控制電路、輸入由存儲(chǔ)矩陣、地址譯碼器、讀寫控制電路、輸入輸出電路和片選控制電路等組成。實(shí)際上輸出電路和片選控制電路等組成。實(shí)際上RAMRAM是由許許多多的是由許許多多的基本寄存器組合起來構(gòu)成的大規(guī)模集成電路?；炯拇嫫鹘M合起來構(gòu)成的大規(guī)模集成電路。當(dāng)單片當(dāng)單片RAMRAM不能滿足存儲(chǔ)容量的要求時(shí)，可以把若干片不能滿足存儲(chǔ)容量的要求時(shí)，可以把若干片RAMRAM聯(lián)在一起，以擴(kuò)展存儲(chǔ)容量，擴(kuò)展的方法有位擴(kuò)展和字?jǐn)U展兩聯(lián)在一起，以擴(kuò)展存儲(chǔ)容量，擴(kuò)展的方法有位擴(kuò)展和字?jǐn)U展兩種，在實(shí)際應(yīng)用中，常將兩種方法相互結(jié)合來達(dá)到預(yù)期要求。種，在實(shí)際應(yīng)用中，常將兩種方法相互結(jié)合來達(dá)到預(yù)期要求?；厥醉摰诘?章章 只讀存儲(chǔ)器只讀存儲(chǔ)器第5章結(jié) 束