《《存儲器系統(tǒng)》課件》由會員分享，可在線閱讀，更多相關《《存儲器系統(tǒng)》課件（40頁珍藏版）》請在裝配圖網上搜索。

1、第六章 存儲器系統(tǒng),教學重點 芯片SRAM 2114和DRAM 2186 芯片EPROM 2764 SRAM、EPROM與CPU的連接,5.1 半導體存儲器概述,一、存儲器系統(tǒng)的層次結構 主存（內存）：位于“主機”內部的存儲器，一般由半導體器件構成。特點是存取速度快、功耗低、但相對容量小。用來存放當前機器運行的程序和數據。 輔存（外存）：一般由光、磁材料構成。特點是容量大、相對成本低，但CPU不能直接對其讀寫。,三級存儲器系統(tǒng),Cache（高速緩沖存儲器）：在速度上與CPU完全匹配，成為內存的一部分。,三級存儲體系的優(yōu)點：解決了存儲器在速度、容量、價格上的矛盾。,二、半導體存儲器的分類,三、存

2、儲器的主要技術指標,存儲容量 存取速度 功耗 可靠性和工作壽命,存儲容量,每一個存儲芯片或芯片組能夠存儲的二進制位數或者所包含的字節(jié)總數。 表示方法：pi pB（計算機中） 其中p為存儲單元數，i為每個單元地址存放的二進制位數。p與地址線數量有關，i與數據線數量有關。,2k i（k為地址線根數）,存取時間、功耗、電源,存取時間：CPU訪問一次存儲器（寫入或讀出）所需的時間。一般以ns 為單位。 功耗：每個存儲單元所耗的功率（uw/單元） 每個芯片的總功率（mw/芯片） 可靠性和工作壽命,6.2 半導體存儲器芯片,教學重點 靜態(tài)存儲器SRAM 動態(tài)存儲器DRAM,一、半導體存

3、儲芯片的結構, 存儲體：由多個存儲單元構成，用來存儲信息。 地址譯碼電路：根據輸入的地址編碼來選中芯片內某 個特定的存儲單元。 片選和讀寫控制邏輯：選中存儲芯片，控制讀寫操作。,地址譯碼方式,單譯碼結構 雙譯碼結構：可簡化芯片設計，是主要采用的譯碼結構,,二、 RAM特點,靜態(tài)存儲器SRAM 信息存儲在觸發(fā)器中。一般用于Cache。 雙極型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 動態(tài)存儲器DRAM 信息存儲在極間電容上。一般用于主存。,靜態(tài)隨機存儲器SRAM,2114芯片 1K4。10根地址線，4根數據線，CS為片選端，WE為讀寫控制端，1為讀，0為寫 6116芯片 2

4、K8。 11根地址線，8根數據線，CE為片選端，WE為寫控制端， OE為讀控制端,三、只讀存儲器ROM,教學重點 EPROM2732,ROM特點,掩膜ROM：信息制作在芯片中，不可更改 PROM：允許一次編程，此后不可更改 EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程 EEPROM（E2PROM）：采用加電方法在線進行擦除和編程，也可多次擦寫 Flash Memory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除,可擦除EPROM,出廠未編程前，每個基本存儲單元都是信息“1”。 編程就是將某些單元寫入信息“0”。 頂部開有一個圓形的石英窗口，用于紫外線透

5、過擦除原有信息。 一般使用專門的編程器（燒寫器）進行編程。編程后，應該貼上不透光封條。,一EPROM芯片2732,12根地址線A11A0 8根數據線O7O0 片選CE 讀控制OE 編程電壓VPP（+12.5或+25V） 存儲容量為4K8,,,2732的工作方式,2732在產品開發(fā)中的應用步驟,將匯編源程序匯編為機器代碼文件 用寫入器將機器代碼的數據寫入EPROM芯片 將EPROM芯片裝入計算機系統(tǒng)運行 若程序有問題，取出芯片用紫外線擦除器清除EPROM芯片數據 重復上述過程，完成程序設計功能,6.4存儲器與CPU的連接,一、連接時注意的問題 設計存儲器系統(tǒng)時，先確定主存容量的大小、存儲器芯片

6、的容量和類型等。 在分配地址時，要將RAM、ROM分區(qū)域安排。,二、地址譯碼方式,數據線的連接 控制線的連接 地址線的連接,根據所分配的地址，使CPU能完成對存儲器的片選和字選。 片選：對存儲器芯片的選擇 字選：在選中的芯片內再選擇某一存儲單元。由芯片內部的譯碼器完成。,,CPU的低位地址線接芯片的片內地址線； CPU的高位地址線接芯片的片選端。 特點：連接簡單，不需另外的硬件電路，但會造成地址的不連續(xù)和重疊。,1線選法,線選法舉例,RAM：1800H1BFFH,RAM：1400H17FFH,RAM：0C00H0FFFH,,地址不連續(xù)； 重疊地址為23=8個。由于A15A13未用，則A15A1

7、4 A13為000111時，均可選中某單元。,,2全譯碼法,采用譯碼電路，且CPU的高位地址線全部參加譯碼。,ROM：8000H83FFH,RAM：8400H87FFH,,地址連續(xù)； 每個存儲單元只有唯一的地址。,,3部分譯碼法,采用譯碼電路，但僅有CPU的部分高位地址線參加譯碼。,ROM：0000H03FFH,RAM：0800H0BFFH,,地址不連續(xù)； 重疊地址為25=32個。由于A15A12、 A10未用，則它們?yōu)?000011111時，均可選中某單元。,,三、存儲器連接舉例,例SRAM6264的連接,全譯碼：1E000H1FFFFH,部分譯碼： F4000HF5FFFH等,,例2SRA

8、M6264的連接設計,遇0用或（非）門；遇1用與（非）門,問題 1：若要6264的地址范圍是FE000HFFFFFH，該用什么門電路實現？ 問題 2：還是1E000H1FFFFH地址范圍，還可以用其它什么門電路實現？,例 3SRAM6116的連接,SRAM6116： 0000F07FFH；0800H0FFFH；100017FFH；1800F1FFFH；200027FFH,問題 1：若6116改為3片且地址范圍是08000FFFH、 300037FFH 、38003FFFH，該如何修改設計？,問題 2：若采用8088CPU且A19A16要求為全0，該如何修改設計？,,MREQ,,A15,A14,

9、A13,A12,A11A0,D0D7,RD,WR,,,Z80 CPU,VCC,擴展用,,,,74LS138,G2B,G1,G2A,,,B,A,C,Y7,Y0,,,Y2,,Y1,,EPROM2732：0000H0FFFH；1000H1FFFH SRAM6116：2000H27FFH；28002FFFH,,例 4綜合舉例,存儲器連接的設計方法總結,數據線：對應相連（8位CPU） 控制線：對應相連（RD、WR） SRAM要接讀寫線；EPROM只接讀控制線 地址線： 根據題意，列出所有芯片的地址分配表； CPU的低位地址線接芯片的片內地址線； 分析表中的高位地址，若是 一塊芯片：遇 0 則用或（非）門

10、；遇 1 則用與（非）門 多塊芯片：采用譯碼器,,靜態(tài)RAM6116（2K8）,+5V,CPU 8086 最小工作摸式,若CPU改用8088CPU,SRAM還用6116,,,圖4-17 用10241位的芯片組成1K RAM的方框圖,,,位擴展,圖4-18 用2564位的芯片組成1K RAM的方框圖,,,,字位全擴展,,圖4-19 用2114芯片組成4K RAM線選控制譯碼結構圖,線選法,表4-4 線選方式地址分布,A15 A14 A13 A12 A11 A10,,,圖4-20 用2114芯片組成4K RAM局部譯碼結構圖,部分譯碼法,圖4-21 用2114芯片組成4K RAM全局譯碼結構圖,全部譯碼法,,DRAM芯片的應用,DRAM位擴展,DRAM字位全擴展,