《《數(shù)字電路與數(shù)字邏輯》第三章》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字電路與數(shù)字邏輯》第三章（95頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、1 第 3章 集成邏輯門電路 一、邏輯門電路 二、數(shù)字集成電路的分類 三、本章內(nèi)容 3.1 分立元件門電路 一、二極管“與門”電路 二、二極管“或門”電路 三、“非”門電路（反相器） 2 3.2 TTL門電路 一、 典型 TTL與非門 二、 改進(jìn)型 TTL與非門 三、 其它類型的 TTL門電路 3.3 ECL和 I2L門電路簡介 一、 ECL門電路 二、 I2L門電路 3.4 CMOS門電路 一、 CMOS反相器 二、其它類型的 CMOS電路 3 3.地位 第 3章 集成邏輯門電路 一、邏輯門電路 1.概念 2.發(fā)展 & I C O 數(shù)據(jù)信號 控制信號 4 二、數(shù)字集成電路的分類 1.按集成度

2、 SSI MSI LSI VLSI 5 74/54AC/ACT 2.按制造工藝 雙極型 TTL ECL I2L MOS型 PMOS NMOS CMOS 4000 54/74AS 54/74 54/74H 54/74S 54/74LS 54/74ALS 54/74HC/HCT 54/74FAST Bi-CMOS型 6 TTL、 CMOS集成邏輯門的基本結(jié)構(gòu)、工作原理 和 外部特性（包括邏輯功能和外部電氣特性） 。 三、本章內(nèi)容 7 3.1 分立元件門電路 結(jié)論： F=AB 一、二極管“與門”電路 二極管為理想的 0V 邏輯 0 3V 邏輯 1 3V 0 A B F 12V 二極管“與門”電路 8

3、 結(jié)論： F=A+B 二、二極管“或門”電路 二極管“或門”電路 3V 0 A B F 二極管為理想的 0V 邏輯 0 3V 邏輯 1 9 三、“非”門電路（反相器） 1.三極管開關(guān)特性 (1)截止條件： e結(jié)反偏， c結(jié)反偏 (2)飽和條件： e結(jié)正偏， c結(jié)正偏； 在數(shù)字電路中，只利用 截止區(qū)（關(guān)態(tài)） 和 飽和區(qū)（開態(tài)） C C ESCCCS BSB R UVIIi ton、 toff限制了電路的最高工作速度。 (3)三極管瞬時(shí)開關(guān)特性 ton（開啟時(shí)間）、 toff（關(guān)閉時(shí)間） 10 2.三極管反相器 (1)工作原理 結(jié)論： P=A 1 A F （ b）邏輯符號 R1 Vcc F (uO

4、) (+12V) VD (+3V) -V BB (-12V) A (u1) iB iC RC D R2 3.4V 0.2V （ a）電路 圖 3.1.4三極管反相器電路 (2)負(fù)載能力 灌電流負(fù)載 拉電流負(fù)載 11 3.2 TTL門電路 一、 典型 TTL與非門 1.電路結(jié)構(gòu) : 輸入級 、 中間級、 輸出級 2.工作原理： 設(shè) UIH=3.4V UIL=0.2V Uon=0.7V VCC=5V 結(jié)論： Y=AB (1) A=B=1, (2) A=0, B=1, Y=0 開態(tài) Y=1 關(guān)態(tài) (3) A=1, B=0, Y=1 關(guān)態(tài) (4) A=0, B=0, Y=1 關(guān)態(tài) 12 3.TTL與非

5、門的主要外部特性 (1)電壓傳輸特性 閥值電壓： UT=1.4V 關(guān)門電平、開門電平及噪聲容限 主要靜態(tài)參數(shù) 輸出邏輯高電平和低電平 標(biāo)準(zhǔn)值 合格值 高電平 UOH 3.4V 2.4V 0.2V 0.4V 低電平 UOL 0 0.5 1.0 1.5 uI/V a b c d e 3.0 2.0 1.0 uO/V UT (a)電壓傳輸特性 13 (2)輸入特性 iI/mA O -0.5 -1.0 -1.5 -2.0 -1.0 - 0.5 0.5 1.0 1.5 2.0 uI/V 1.4 A40 (a)輸入特性 uI Vcc uO & V + _ mA iI (b)測試電路 圖 3.2.5 輸入特

6、性曲線 輸入短路電流： IIS=-1.07mA 輸入漏電流： IIH= IB1( 0.01) 約為 40 A 1 1 2個(gè)或 2個(gè)以上 輸入端并聯(lián)時(shí)，輸入電流如何？ 14 (3)輸入負(fù)載特性 當(dāng) uI 10ns。 3.應(yīng)用 目前 I2L電路主要用于制作大規(guī)模集成電路的內(nèi) 部邏輯電路（為提高抗干擾能力，接口電路與 TTL電平兼容），很少用來制作中、小規(guī)模集成 電路。 37 第四節(jié) CMOS門電路 CMOS門電路的特點(diǎn) : CMOS反相器 （串聯(lián)互補(bǔ)）、 CMOS傳輸門 （并 聯(lián)互補(bǔ)）是 CMOS集成電路的基本組件。 制作工藝簡單，集成度高； 工作電源允許的變化范圍大，功耗低； 輸入阻抗高，扇出系

7、數(shù)大； 抗干擾能力強(qiáng)。 38 一、 CMOS反相器 1.電路結(jié)構(gòu) NMOS、 PMOS管串聯(lián)互補(bǔ)。 開啟電壓 分別為 UTN、 UTP ，為正常工作，要求： VDD UTP + UTN 2.工作原理 3.電壓傳輸特性和電流轉(zhuǎn)移特性 39 靜態(tài)參數(shù) DDT VU 21 噪聲容限 UOL=0V， UOH=VDD （電壓利用率高） 在 CC4000系列 CMOS電路的性能指標(biāo)中規(guī)定： 在輸出高、低電平的變化不大于 10%VDD的條件 下，輸入信號低，高電平允許的最大變化量。 40 4.加電后， CMOS器件輸入端 不能懸空 輸入電位不定（此時(shí)輸入電位由保護(hù)二極管 的反向電阻比來決定），從而破壞了電路

8、的正 常邏輯關(guān)系； 由于輸入阻抗高，易接受外界噪聲干擾，使電 路產(chǎn)生誤動(dòng)作； 極易使柵極感應(yīng)靜電，造成柵擊穿。 41 二、其它類型的 CMOS電路 兩個(gè)反相器的 負(fù)載管并聯(lián)，驅(qū)動(dòng)管串聯(lián) 。 1.CMOS與非門 (1)電路結(jié)構(gòu) (2)工作原理 帶緩沖級的 CMOS與非門 42 2.CMOS 或非門 (1)電路結(jié)構(gòu) 兩個(gè)反相器的 負(fù)載管串聯(lián)，驅(qū)動(dòng)管并聯(lián)。 (2)工作原理 帶緩沖級的 CMOS或非門 CMOS電路舉例 -4 43 3.CMOS雙向傳輸門 (1)電路結(jié)構(gòu) NMOS、 PMOS管并聯(lián)互補(bǔ)。 (2)工作原理 CMOS電路舉例 -5 44 作業(yè)題 3.9 3.11 3.16 3.4 3.5

9、3.6 3.1 (a) 3.2 3.3 45 圖 3.1.1三極管開關(guān)電路 46 圖 3.1.2三極管截止和飽和時(shí)的等效電路 47 圖 3.1.3三極管瞬時(shí)開關(guān)特性 48 的最高頻率則若 Io f fon unstnst ,5.3,5.1 M Hzttf o f fon 2 0 05.31 11m ax ton toff uI uO 49 (a)灌電流負(fù)載等效圖 圖 3.1.5負(fù)載等效電路 若 ICSICM 則 CCCCM( ma x )G R 3.0VII 若 ICSICM 則 C CCCS( ma x )G R 7.0VII 最大灌電流時(shí)： 三極管處于臨界飽和且滿足 ICM要求 50 圖

10、3.1.5負(fù)載等效電路 (iD=0) 最大拉電流的確定： 51 (a)電路 A F & B （ b）邏輯符號 圖 3.2.1典型 TTL與非門 52 圖 3.2.2 T1結(jié)構(gòu)及輸入級邏輯等效電路 53 0 0.5 1.0 1.5 uI/V a b c d e 3.0 2.0 1.0 uO/V UT （ a）電壓傳輸特性 uI Vcc uO & V V + _ （ b）測試電路 圖 3.2.3 TTL與非門電壓傳輸特性 54 ab段 (截止區(qū) ) cd段 (轉(zhuǎn)折區(qū) ) 閥值電壓（開啟電壓 )UT=1.4V bc段 (線性區(qū) ) 結(jié)論： UI=0.2V時(shí)， T1深飽和 uI0.6V, T1深飽和

11、, uB20.7V, uO=3.4V 0.6 VuI1.3V, T2放大 ,T5截止 1.3 VuI1.5V, T2放大 飽和 , T5 放大 飽和 de段 (飽和區(qū) ) 結(jié)論： UI =3.4V時(shí)， T1倒置放大。 1.5VuI, T2 、 T5飽和 , uO=0.2V 0 0.5 1.0 1.5 uI/V a b c d e 3.0 2.0 1.0 uO/V UT (a)電壓傳輸特性 55 2.4 Uoff Uon 0.4 1.0 0 uO/V uI/V 3.0 2.0 2.5 2.0 1.5 1.0 0.5 0.8V 2.0V 56 UNH UNL 1 0 1 0 0.4V 0.8V u

12、I uO 2.0V 2.4V 1 1 uO uI G1 G2 圖 3.2.4輸入端 噪聲容限示意圖 57 定義時(shí)，只用一個(gè)輸入端，當(dāng)有 2個(gè)或 2個(gè)以上 輸 入端并聯(lián)時(shí)，輸入電流如何？ IIH 2IIH & UIH & IIS 1 I IS 2 58 圖 3.2.6 輸入負(fù)載特性 59 圖 3.2.6 輸入負(fù)載特性 uI RI (c) 等效電路 60 61 圖 3.2.8 uO=UOH時(shí) TTL與非門輸出特性 (a) uO=UOH時(shí)輸出特性 (b)拉電流負(fù)載示意 62 圖 3.2.9 uO=UOL時(shí) TTL與非門輸出特性 (a) uO=UOL時(shí)輸出特性 (b)灌電流負(fù)載示意 63 圖 3.2.

13、10 TTL與非門的扇出 64 圖 3.2.15 抗飽和三極管 65 (a)電路 B A Vcc R1 R2 R3 R4 T4 T1 T2 T5 Y 1R 1T 2T （ b）邏輯符號 1 B A Y 圖 3.2.17 TTL或非門電路 66 (a)電路 圖 3.2.18 TTL異或門電路 67 1B A （ b）國標(biāo)符號 Y B A （ b）曾用符號 Y 圖 3.2.18 TTL異或門電路 68 Y & B A 圖 3.2.19 推拉式輸出級并聯(lián)的情況 Y1 & D C Y 2 Y G1 G2 （ a） 69 （ a）電路 & B A (b)國標(biāo)符號 Y B A (c)曾用符號 Y 圖 3.

14、2.20 集電極開路與非門的電路和圖形符號 70 圖 3.2.21 OC門輸出并聯(lián)的接法及邏輯圖 71 圖 3.2.22 RL(max)的確定 72 圖 3.2.23 RL(min)的確定 73 （ a）控制端高電平有效 B A Vcc T4 T1 T2 T5 Y D P 1 1 EN EN & B A 國標(biāo)符號 Y EN B A 曾用符號 Y EN 圖 3.2.24 三態(tài)與非門 74 B A 曾用符號 Y EN （ b）控制端低電平有效 B A Vcc T4 T1 T2 T5 Y D P 1 EN EN & B A 國標(biāo)符號 Y EN 圖 3.2.24 三態(tài)與非門 75 圖 3.2.25 用

15、三態(tài)門構(gòu)成總線結(jié)構(gòu) EN 1 A1 G1 EN1 EN 1 A2 G2 EN2 EN 1 An Gn ENn 76 圖 3.2.26 用三態(tài)門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸 EN 1 D0 EN EN 1 D 1 總 線 D0/D1 77 例 1 寫出下圖電路的輸出表達(dá)式。 EN 1 A B EN 1 F 1 & 解：當(dāng) B=0時(shí)， 當(dāng) B=1時(shí)， F=A； F=A 。 所以， F=AB+AB A 1 A 0 B F的卡諾圖 78 例 2 如下圖所示電路、及其輸入信號的波形，試 畫出輸出信號 P和 G的電壓波形并寫出 P的邏輯表 達(dá)式。 EN & A B P & C D G A B C D G P 解：當(dāng)

16、 C=0時(shí)， 當(dāng) C=1時(shí)， P=AB+D 。 所以， P=ABC+D P=D； 79 VEE( 5.2V) (a) 電路 80 B A 1 Q P + B A Q P (b)國標(biāo)符號 (c)曾用 符號 圖 3.3.1 典型 ECL或 /或非門電路 81 0V -0.8V -1.6V -0.8V P=P1+P2+P3 P1 P2 P3 注： 82 例 3 寫出下圖所示 ECL電路的輸出表達(dá)式 F1 、 F2 和 F3 。 1 1 1 F1 F2 F3 A B C D E F G 解： ECL電路的輸 出端可以并聯(lián)，實(shí) 現(xiàn)“線或”功能。 F1=A+B F2=C+D+E+F+G F3=A+B+C+

17、D+E+F+G 83 (a)或門 84 圖 3.3.3 I2L基本門電路 (b)或門 85 （ b）邏輯符號 1 A P 圖 3.4.1 CMOS反相器 設(shè) UTP= -3V， UTN=3V， VDD=10V。 (1)UIL=0V 310ONR 129 1010O F FR DDDD ONO FF O FF OH VVRR RU (2)UIH=VDD 0OLU T1 、 T2 構(gòu)成一種推拉式輸 出。故輸出端不能并接實(shí)現(xiàn) “線與”功能。 86 圖 3.4.2 電壓傳輸特性和 電流轉(zhuǎn)移特性 uI iD A B C D E F （ b）電流轉(zhuǎn)移特性 O uI VD D uO UTN A B C D

18、E F UT UTP VDD O (a)電壓傳輸特性 87 DDO FFON VUU 2 1 DD DDDD OLO F FNL V VV UUU 4.0 1.05.0 ( m a x ) DD DDDD ONOHNH V VV UUU 4.0 5.09.0 ( m i n ) UNH UNL 1 0 1 0 uI uO UOH(min) 1 1 uO uI G1 G2 輸入端 噪聲容限示意圖 UOL(max) UON UOFF 88 & B A P （ b）邏輯符號 圖 3.4.3 CMOS與非門 A B P RO 0 0 1 RON /2 0 1 1 RON 1 0 1 RON 1 1 0

19、 2RON 輸出阻抗變化大； 存在 A的缺點(diǎn)： 輸入端數(shù)目 ,UOL ,UNL。 89 B A 1 P 1 1 1 圖 3.4.4 帶緩沖級的 CMOS與非門 90 1 B A P （ b）邏輯符號 圖 3.4.5 CMOS或非門 輸出阻抗變化大； 存在的缺點(diǎn)： 輸入端數(shù)目 ,UOH,UNH。 91 B A 1 P & 1 1 圖 3.4.6 帶緩沖級的 CMOS或非門 92 例 4 寫出下圖 CMOS電路的邏輯表達(dá)式。 1 A B P2 VDD EN 1 B A 邏輯符號 P2 解：當(dāng) B=0時(shí)， 當(dāng) B=1時(shí)， P2 = A； P2 為高阻態(tài)。 93 TG C C OI uu / IO uu / C C OI uu / IO uu / (b)國標(biāo)符號 (c)曾用 符號 圖 3.4.7 CMOS雙向傳輸門 94 c=1時(shí)傳輸， c=0時(shí)關(guān)斷。 c=1時(shí) N管導(dǎo)通 P管導(dǎo)通 TNDDI UVu 0 DDITP VuU TPU TNDD UV 0 VDD 圖 3.4.7-1 CMOS雙向傳輸門工作原理 95 例 5 寫出下圖 CMOS電路的邏輯表達(dá)式。 解：當(dāng) B=0時(shí)， 當(dāng) B=1時(shí)， P4 為高阻態(tài)。 1 A B VDD TG P4 P4 = A； EN 1 B A 邏輯符號 P4