《微機(jī)原理與接口技術(shù)：第5章 存儲器系統(tǒng)》由會員分享，可在線閱讀，更多相關(guān)《微機(jī)原理與接口技術(shù)：第5章 存儲器系統(tǒng)（71頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、微處理器CPUROMRAMI/O接口外設(shè)地址總線地址總線AB數(shù)據(jù)總線數(shù)據(jù)總線DB控制總線控制總線CB微型機(jī)硬件系統(tǒng)結(jié)構(gòu)框圖微型機(jī)硬件系統(tǒng)結(jié)構(gòu)框圖2第第5 5章章 存儲器系統(tǒng)存儲器系統(tǒng)3主要內(nèi)容：主要內(nèi)容：n存儲器系統(tǒng)的概念存儲器系統(tǒng)的概念n半導(dǎo)體存儲器的分類及其特點(diǎn)半導(dǎo)體存儲器的分類及其特點(diǎn)n半導(dǎo)體存儲芯片的外部特性及其與系統(tǒng)的連接半導(dǎo)體存儲芯片的外部特性及其與系統(tǒng)的連接n存儲器擴(kuò)展技術(shù)存儲器擴(kuò)展技術(shù)n高速緩存高速緩存45.15.1 概概 述述主要內(nèi)容：主要內(nèi)容：n存儲器系統(tǒng)及其主要技術(shù)指標(biāo)存儲器系統(tǒng)及其主要技術(shù)指標(biāo)n半導(dǎo)體存儲器的分類及特點(diǎn)半導(dǎo)體存儲器的分類及特點(diǎn)51.微機(jī)中的存儲器系統(tǒng)微機(jī)

2、中的存儲器系統(tǒng) 通用寄存器組及通用寄存器組及 指令、數(shù)據(jù)緩沖棧指令、數(shù)據(jù)緩沖棧高速緩存高速緩存主存儲器主存儲器聯(lián)機(jī)外存儲器聯(lián)機(jī)外存儲器脫機(jī)外存儲器脫機(jī)外存儲器片內(nèi)存儲部件片內(nèi)存儲部件內(nèi)存儲部件內(nèi)存儲部件外存儲部件外存儲部件n特點(diǎn)：特點(diǎn)：從上向下從上向下容量依次增大；容量依次增大；價(jià)格依次降低；價(jià)格依次降低；速度變慢；速度變慢；CPU訪問頻率依次減少。訪問頻率依次減少。一、存儲器系統(tǒng)的一般概念一、存儲器系統(tǒng)的一般概念1)微機(jī)中的存儲器微機(jī)中的存儲器62)存儲器系統(tǒng)的一般概念存儲器系統(tǒng)的一般概念n將兩個或兩個以上速度、容量和價(jià)格各不相同將兩個或兩個以上速度、容量和價(jià)格各不相同 的存儲器用硬件、軟件

3、或軟硬件相結(jié)合的方法的存儲器用硬件、軟件或軟硬件相結(jié)合的方法 連接起來連接起來n系統(tǒng)的存儲速度接近最快的存儲器，容量接近系統(tǒng)的存儲速度接近最快的存儲器，容量接近 最大的存儲器。最大的存儲器。構(gòu)成存儲系統(tǒng)。構(gòu)成存儲系統(tǒng)。73)兩種存儲系統(tǒng)兩種存儲系統(tǒng)n在一般計(jì)算機(jī)中主要有兩種存儲系統(tǒng)：在一般計(jì)算機(jī)中主要有兩種存儲系統(tǒng)：Cache存儲系統(tǒng)存儲系統(tǒng)主存儲器主存儲器高速緩沖存儲器高速緩沖存儲器虛擬存儲系統(tǒng)虛擬存儲系統(tǒng)主存儲器主存儲器磁盤存儲器磁盤存儲器8Cache存儲系統(tǒng)存儲系統(tǒng)n對程序員是透明的對程序員是透明的n目標(biāo)：目標(biāo)：提高存儲速度提高存儲速度Cache主存儲器主存儲器虛擬存儲系統(tǒng)虛擬存儲系統(tǒng)n

4、對應(yīng)用程序員是透明的。對應(yīng)用程序員是透明的。n目標(biāo)：目標(biāo)：擴(kuò)大存儲容量擴(kuò)大存儲容量主存儲器主存儲器磁盤存儲器磁盤存儲器92.存儲器系統(tǒng)的主要性能指標(biāo)存儲器系統(tǒng)的主要性能指標(biāo)n存儲容量（存儲容量（S S）（字節(jié)、千字節(jié)、兆字節(jié)等）（字節(jié)、千字節(jié)、兆字節(jié)等）n存取時間（存取時間（T T）（與系統(tǒng)命中率有關(guān)）（與系統(tǒng)命中率有關(guān)）n命中率（命中率（H H）nT=H*TT=H*T1 1+（1-H1-H）*T T2 2n單位容量價(jià)格（單位容量價(jià)格（C C）n訪問效率（訪問效率（e e）101.存儲元存儲元n半導(dǎo)體存儲器由能夠表示二進(jìn)制數(shù)半導(dǎo)體存儲器由能夠表示二進(jìn)制數(shù)“0”和和“1”的、具有記憶功能的半導(dǎo)體

5、器件的、具有記憶功能的半導(dǎo)體器件組成。組成。n能存放能存放一位二進(jìn)制數(shù)一位二進(jìn)制數(shù)的半導(dǎo)體器件稱為一個的半導(dǎo)體器件稱為一個存存 儲元。儲元。n若干存儲元構(gòu)成一個若干存儲元構(gòu)成一個存儲單元存儲單元。n若干個存儲單元組成若干個存儲單元組成存儲器存儲器。二、半導(dǎo)體存儲器及其分類二、半導(dǎo)體存儲器及其分類112.半導(dǎo)體存儲器的分類半導(dǎo)體存儲器的分類n根據(jù)工作方式不同分類：根據(jù)工作方式不同分類：內(nèi)存儲器內(nèi)存儲器隨機(jī)存取存儲隨機(jī)存取存儲器（器（RAM）只讀存儲器只讀存儲器（ROM）靜態(tài)存儲器（靜態(tài)存儲器（SRAM）動態(tài)存儲器（動態(tài)存儲器（DRAM）掩模掩模ROM一次性可寫一次性可寫ROMEPROMEEPRO

6、M123.半導(dǎo)體存儲器主要技術(shù)指標(biāo)半導(dǎo)體存儲器主要技術(shù)指標(biāo)n存儲容量存儲容量n存儲單元個數(shù)存儲單元個數(shù)每單元的二進(jìn)制數(shù)位數(shù)每單元的二進(jìn)制數(shù)位數(shù)n存取時間存取時間(與總線周期的區(qū)別與總線周期的區(qū)別)n實(shí)現(xiàn)一次讀實(shí)現(xiàn)一次讀/寫所需要的時間寫所需要的時間n存取周期存取周期n連續(xù)啟動兩次獨(dú)立的存儲器操作所需間隔的最小連續(xù)啟動兩次獨(dú)立的存儲器操作所需間隔的最小時間時間n可靠性可靠性n功耗功耗135.2 5.2 隨機(jī)存取存儲器隨機(jī)存取存儲器RAMRAM掌握：掌握：nSRAM與與DRAM的主要特點(diǎn)的主要特點(diǎn)n幾種常用存儲器芯片及其與系統(tǒng)的連接幾種常用存儲器芯片及其與系統(tǒng)的連接n存儲器擴(kuò)展技術(shù)存儲器擴(kuò)展技術(shù)1

7、4六管靜態(tài)存儲電路六管靜態(tài)存儲電路雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器一、靜態(tài)存儲器一、靜態(tài)存儲器SRAM151.SRAM的特點(diǎn)的特點(diǎn)n存儲元由雙穩(wěn)電路構(gòu)成，存儲信息穩(wěn)定。存儲元由雙穩(wěn)電路構(gòu)成，存儲信息穩(wěn)定。n功耗大功耗大n速度快、集成度低、成本高。速度快、集成度低、成本高。2、六管靜態(tài)存儲電路工作原理：、六管靜態(tài)存儲電路工作原理：信息寫入：信息寫入：信息讀出：信息讀出：一、靜態(tài)存儲器一、靜態(tài)存儲器SRAM163.典型典型SRAM芯片芯片掌握：掌握：n主要引腳功能主要引腳功能n工作時序工作時序n與系統(tǒng)的連接使用與系統(tǒng)的連接使用1）SRAM6264：容量：容量：8K X 8b（位）（位）外部引線圖外部引線圖

8、外部引腳外部引腳NCA12A7A6A5A4A3A2A1A0D0D1D2GND VCC WE CS2A8 A9 A11 OE A10 CS D7 D6 D5 D4 D3 1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15 176264芯片的主要引線芯片的主要引線n地址線：地址線：A0-A12；n數(shù)據(jù)線：數(shù)據(jù)線：D0-D7；n輸出允許信號：輸出允許信號：OE；n寫允許信號：寫允許信號：WE；n選片信號：選片信號：CS1，CS2。6264的工作過程的工作過程n讀操作：存儲器讀總線周期讀操作：存儲器讀總線

9、周期n寫操作：存儲器寫總線周期寫操作：存儲器寫總線周期 外部引腳外部引腳NCA12A7A6A5A4A3A2A1A0D0D1D2GND VCC WE CS2A8 A9 A11 OE A10 CS D7 D6 D5 D4 D3 1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15 容量：容量：8K X 8b（位）（位）8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6S

10、SOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESETI/OI/O端口端口端口端口、存儲器、存儲器、存儲器、存儲器讀讀讀讀周期時序周期時序周期時序周期時序T1T2T3T4A19A16/S6S3IO/MA15A8ALERDDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0高高IO 低低Mem AD7AD0(DS)=3000H,(BX)=500CH,(3500CH)=9AH(DS)=3000H,(BX)=500CH,(3500CH)=9AH 執(zhí)行執(zhí)行 MOV AL,BX MOV AL,BX T1T1狀態(tài)狀態(tài)狀態(tài)狀態(tài)T1T2T3T4A1

11、9A16/S6S3IO/MA15A8 AD7AD0ALERDDT/RDENCLKS6 S3A7 A0 A19A16 D7 D01.1.IO/M變低，變低，CPU將對將對內(nèi)存進(jìn)行操作內(nèi)存進(jìn)行操作2.A19A0上出現(xiàn)地址信號上出現(xiàn)地址信號 0011 0101 0000 0000 1100 A19 A15 A11 A7 A3 A03.ALE上出現(xiàn)正脈沖信號上出現(xiàn)正脈沖信號4.DT/R變低，變低，數(shù)據(jù)收發(fā)器處于接受狀態(tài)數(shù)據(jù)收發(fā)器處于接受狀態(tài)T1T2T3T4A19A16/S6S3IO/MA15A8 AD7AD0ALERDDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0T2T2狀態(tài)狀態(tài)狀

12、態(tài)狀態(tài)(DS)=3000H,(BX)=500CH,(3500CH)=9AH 執(zhí)行執(zhí)行 MOV AL,BX 5.5.A19A16上出現(xiàn)狀態(tài)信號上出現(xiàn)狀態(tài)信號 0 IF 1 1 S6 S5 S4 S3 使用使用DS 6.AD7AD0變高阻態(tài)變高阻態(tài)7.RD變低變低 發(fā)給內(nèi)存發(fā)給內(nèi)存,CPU將進(jìn)行讀操作將進(jìn)行讀操作8.DEN 變低變低 允許數(shù)據(jù)收發(fā)器進(jìn)行數(shù)據(jù)傳送允許數(shù)據(jù)收發(fā)器進(jìn)行數(shù)據(jù)傳送T1T2T3T4A19A16/S6S3IO/MA15A8 AD7AD0ALERDDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0(DS)=3000H,(BX)=500CH,(3500CH)=9AH(

13、DS)=3000H,(BX)=500CH,(3500CH)=9AH 執(zhí)行執(zhí)行 MOV AL,BX MOV AL,BX T3T3狀態(tài)狀態(tài)狀態(tài)狀態(tài)9.AD7AD0上出現(xiàn)數(shù)據(jù)信號上出現(xiàn)數(shù)據(jù)信號 1 0 0 1 1 0 1 0 AD7 AD0 數(shù)據(jù)由數(shù)據(jù)由 3500CH 內(nèi)存單元送出內(nèi)存單元送出T1T2T3T4A19A16/S6S3IO/MA15A8 AD7AD0ALERDDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0(DS)=3000H,(BX)=500CH,(3500CH)=9AH(DS)=3000H,(BX)=500CH,(3500CH)=9AH 執(zhí)行執(zhí)行 MOV AL,BX

14、 MOV AL,BX 10.RD變高，變高，CPU從數(shù)據(jù)線上讀數(shù)據(jù)從數(shù)據(jù)線上讀數(shù)據(jù),將數(shù)據(jù)將數(shù)據(jù)9AH讀到讀到AL中中11.DEN變高，變高，數(shù)據(jù)收發(fā)器與總線斷開，數(shù)據(jù)收發(fā)器與總線斷開，AD7AD0 變高阻態(tài)變高阻態(tài)T4T4狀態(tài)狀態(tài)狀態(tài)狀態(tài)231）8088總線信號（總線信號（最大模式最大模式）8 80 08 88 8總總線線A19-A0A15-A0MEMR、MEMWIOR、IOW、AEN存儲器存儲器輸入輸入/輸出輸出RD、WR4.6264芯片的應(yīng)用芯片的應(yīng)用242）6264芯片與系統(tǒng)的連接芯片與系統(tǒng)的連接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR譯碼譯碼電路電路高位地高位

15、地址信號址信號D0D7SRAM 62648088總線總線+5V 253）譯碼電路）譯碼電路將輸入的一組二進(jìn)制編碼變換為一個特定的輸將輸入的一組二進(jìn)制編碼變換為一個特定的輸出信號。出信號。即：即：將輸入的一組高位地址信號通過變換，產(chǎn)生一將輸入的一組高位地址信號通過變換，產(chǎn)生一個有效的輸出信號，用于選中某一個存儲器芯個有效的輸出信號，用于選中某一個存儲器芯片，從而確定了該存儲器芯片在內(nèi)存中的地址片，從而確定了該存儲器芯片在內(nèi)存中的地址范圍。范圍。全地址譯碼全地址譯碼部分地址譯碼部分地址譯碼線選法線選法26（1）全地址譯碼）全地址譯碼用用全部全部的高位地址信號的高位地址信號作為譯碼信號作為譯碼信號，

16、使得存儲器芯，使得存儲器芯片的每一個單元都占據(jù)一個片的每一個單元都占據(jù)一個唯一唯一的內(nèi)存地址。的內(nèi)存地址。所接芯片的地址范圍：所接芯片的地址范圍：F0000HF1FFFHA19A18A17A16A15A14A13&1CS127全地址譯碼例全地址譯碼例1A19A18A17A16A15A14A13&1CS11SRAM 6264CS2+5V01111000286264芯片全地址譯碼例芯片全地址譯碼例1片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片

17、尾地址片尾地址該該6264芯片的地址范圍芯片的地址范圍=F0000HF1FFFH29全地址譯碼例全地址譯碼例2n若已知某若已知某SRAM 6264芯片在內(nèi)存中的地址為：芯片在內(nèi)存中的地址為：3E000H3FFFFHn試畫出將該芯片連接到系統(tǒng)的譯碼電路。試畫出將該芯片連接到系統(tǒng)的譯碼電路。30全地址譯碼例全地址譯碼例2n設(shè)計(jì)步驟：設(shè)計(jì)步驟：n寫出地址范圍的二進(jìn)制表示；寫出地址范圍的二進(jìn)制表示；n確定各高位地址狀態(tài)；確定各高位地址狀態(tài)；n設(shè)計(jì)譯碼器。設(shè)計(jì)譯碼器。片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1

18、 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址（3E000H3FFFFH）31全地址譯碼例全地址譯碼例2A19A18A17A16A15A14A13&1CS1高位地址：高位地址：0011111SRAM 6264CS2+5V0011111032（2）部分地址譯碼）部分地址譯碼n用用部分高位地址信號部分高位地址信號（而不是全部）作為（而不是全部）作為譯碼譯碼 信號信號，使得被選中得存儲器芯片占有，使得被選中得存儲器芯片占有幾組幾組不同不同 的地址范圍（的地址范圍（地址重疊地址重疊）。）。n下例使用高下例使用高6位地址作為譯碼信號，從而使被位地址作為譯碼信號，從而使被

19、選中芯片的每個單元都占有兩個地址，即這兩選中芯片的每個單元都占有兩個地址，即這兩 個地址都指向同一個單元。個地址都指向同一個單元。33部分地址譯碼例部分地址譯碼例1兩組地址：兩組地址：F0000H F1FFFH B0000H B1FFFHA19A17A16A15A14A13&1111000高位地址：高位地址：1110001011000，11110006264CS134應(yīng)用舉例應(yīng)用舉例n將將SRAM 6264芯片與系統(tǒng)連接，使其地址范芯片與系統(tǒng)連接，使其地址范圍為：圍為：38000H39FFFH。n使用使用74LS138譯碼器構(gòu)成譯碼電路。譯碼器構(gòu)成譯碼電路。n由題知地址范圍：由題知地址范圍：0

20、 0 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 1高位地址高位地址A19A12A035D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY0高位地址：高位地址：0011100n地址范圍為：地址范圍為：38000H39FFFH。應(yīng)用舉例應(yīng)用舉例361.DRAM的特點(diǎn)的特點(diǎn)n存儲元主要由電容構(gòu)成；存儲元主要由電容構(gòu)成；n由于電容存在的漏電現(xiàn)象由于電容存在的漏電現(xiàn)象而使其存儲的信息不穩(wěn)定，而使其存儲的信息不穩(wěn)定，故故DRAM芯片需要定時刷芯片需要定時刷新。新。n2、DRAM工作原理工作原理

21、n信息寫入信息寫入n信息讀出信息讀出二、動態(tài)隨機(jī)存儲器二、動態(tài)隨機(jī)存儲器DRAM單管動態(tài)存儲單元單管動態(tài)存儲單元372.典型典型DRAM芯片芯片2164An2164A：64K1bitn行地址：行地址：8根；列地址：根；列地址：8根。根。n行列地址行列地址分時傳送，共用一組地址信號線；分時傳送，共用一組地址信號線；n采用行地址和列地址來確定一個單元；采用行地址和列地址來確定一個單元；（雙譯碼結(jié)構(gòu)）（雙譯碼結(jié)構(gòu)）n地址譯碼線地址譯碼線的數(shù)量僅的數(shù)量僅 為同等容量為同等容量SRAM芯芯 片的一半。片的一半。382164A：64K1bit39主要引線主要引線n 行地址選通信號。用于鎖存行地址；行地址選

22、通信號。用于鎖存行地址；n 列地址選通信號。列地址選通信號。n地址總線上先送上行地址，后送上列地址，它們地址總線上先送上行地址，后送上列地址，它們 分別在分別在#RAS和和#CAS有效期間被鎖存在鎖存器中。有效期間被鎖存在鎖存器中。nDIN：數(shù)據(jù)輸入數(shù)據(jù)輸入nDOUT：數(shù)據(jù)輸出數(shù)據(jù)輸出WE=0WE=1n WE：寫允許信：寫允許信號號RAS：CAS：數(shù)據(jù)寫入數(shù)據(jù)寫入數(shù)據(jù)讀出數(shù)據(jù)讀出40工作原理工作原理n數(shù)據(jù)讀出：數(shù)據(jù)讀出：n數(shù)據(jù)寫入：數(shù)據(jù)寫入：n刷新：將存放于每位中的信息讀出再照原樣寫刷新：將存放于每位中的信息讀出再照原樣寫 入原單元的過程入原單元的過程工作時序工作時序3.2164A在系統(tǒng)中的連

23、接在系統(tǒng)中的連接與系統(tǒng)連接圖與系統(tǒng)連接圖411.存儲器擴(kuò)展存儲器擴(kuò)展n 用用多片存儲芯片多片存儲芯片構(gòu)成一個需要的內(nèi)存空間；構(gòu)成一個需要的內(nèi)存空間；n 各存儲器芯片在整個內(nèi)存中占據(jù)不同的地址范圍；各存儲器芯片在整個內(nèi)存中占據(jù)不同的地址范圍；n 任一時刻僅有一片（或一組）被選中。任一時刻僅有一片（或一組）被選中。n 存儲器芯片的存儲容量等于：存儲器芯片的存儲容量等于：存儲單元個數(shù)存儲單元個數(shù)每存儲單元的位數(shù)每存儲單元的位數(shù)字節(jié)數(shù)字節(jié)數(shù)字長字長擴(kuò)展擴(kuò)展單元單元擴(kuò)展擴(kuò)展字長字長三、存儲器擴(kuò)展技術(shù)三、存儲器擴(kuò)展技術(shù)422.存儲器擴(kuò)展方法存儲器擴(kuò)展方法n位擴(kuò)展位擴(kuò)展n字?jǐn)U展字?jǐn)U展n字位擴(kuò)展字位擴(kuò)展擴(kuò)展字

24、長擴(kuò)展字長擴(kuò)展單元數(shù)擴(kuò)展單元數(shù)既擴(kuò)展字長也擴(kuò)展單元數(shù)既擴(kuò)展字長也擴(kuò)展單元數(shù)43位擴(kuò)展位擴(kuò)展n構(gòu)成內(nèi)存的存儲器構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元芯片的字長小于內(nèi)存單元 的字長的字長時時需進(jìn)行位擴(kuò)展。需進(jìn)行位擴(kuò)展。n位擴(kuò)展：每單元字長的擴(kuò)展。位擴(kuò)展：每單元字長的擴(kuò)展。n位擴(kuò)展方法：位擴(kuò)展方法：n將每片的地址線、控制線并聯(lián)，將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。數(shù)據(jù)線分別引出。n位擴(kuò)展特點(diǎn)：位擴(kuò)展特點(diǎn)：n存儲器的單元數(shù)不變，位數(shù)增加。存儲器的單元數(shù)不變，位數(shù)增加。44位擴(kuò)展例位擴(kuò)展例n用用8片片2164A芯片構(gòu)成芯片構(gòu)成64KB存儲器。存儲器。LS158A0A7A8A152164A2164

25、A2164ADBABD0D1D70000HFFFFH.45字?jǐn)U展字?jǐn)U展n地址空間的擴(kuò)展地址空間的擴(kuò)展n芯片每個單元中的芯片每個單元中的字長滿足，但單元數(shù)不滿足字長滿足，但單元數(shù)不滿足。n擴(kuò)展方法：擴(kuò)展方法：n每個芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)。每個芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)。n片選端分別引出片選端分別引出，以使每個芯片有不同的地址范圍。，以使每個芯片有不同的地址范圍。46A0A10DBABD0D7A0A10R/WCS2K8D0D7A0A102K8D0D7D0D7A0A10CS譯譯碼碼器器Y0Y1高高位位地地址址R/W字?jǐn)U展示意圖字?jǐn)U展示意圖用兩片用兩片2K8的內(nèi)存芯片組成的內(nèi)存芯片組成

26、4KB的存儲器的存儲器字?jǐn)U展例字?jǐn)U展例n用兩片用兩片64K8位的位的SRAM芯片構(gòu)成容量為芯片構(gòu)成容量為128KB的存儲器的存儲器n兩芯片的地址范圍分別為：兩芯片的地址范圍分別為：n20000H2FFFFHn30000H3FFFFH G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：高位地址：n 芯片芯片1：0 0 1 0n 芯片芯片2：0 0 1 1芯片芯片1芯片芯片248字位擴(kuò)展字位擴(kuò)展n設(shè)計(jì)過程：設(shè)計(jì)過程：n根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)；根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)；n進(jìn)行位擴(kuò)展以滿足字長要求；進(jìn)行位擴(kuò)展以滿足字長要求

27、；n進(jìn)行字?jǐn)U展以滿足容量要求。進(jìn)行字?jǐn)U展以滿足容量要求。n若已有存儲芯片的容量為若已有存儲芯片的容量為L LK K，要構(gòu)成容量為，要構(gòu)成容量為M M N N的存的存儲器，需要的芯片數(shù)為：儲器，需要的芯片數(shù)為：（M/L）（N/K）例：用例：用32KB芯片構(gòu)成芯片構(gòu)成256KB的內(nèi)存，需要多少個芯片的內(nèi)存，需要多少個芯片？495.35.3 只讀存儲器只讀存儲器（ROMROM）掩模掩模ROM一次性可寫一次性可寫ROM可讀寫可讀寫ROM分分 類類EPROMEEPROM（紫外線擦除）（紫外線擦除）（電擦除）（電擦除）501.特點(diǎn)特點(diǎn)n可多次編程寫入；可多次編程寫入；n掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失；

28、n內(nèi)容的擦除需用紫外線擦除器。內(nèi)容的擦除需用紫外線擦除器。n（擦出后內(nèi)存單元內(nèi)容為（擦出后內(nèi)存單元內(nèi)容為FFH）一、一、EPROM512.EPROM 2764n8K8bit芯片芯片n地址信號：地址信號：A0 A12n數(shù)據(jù)信號：數(shù)據(jù)信號：D0 D7n輸出信號：輸出信號：OEn片選信號：片選信號：CEn編程脈沖輸入：編程脈沖輸入：PGMn其引腳與其引腳與SRAM 6264完全兼容完全兼容.522764的工作方式的工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入編程寫入擦除擦除標(biāo)準(zhǔn)編程方式標(biāo)準(zhǔn)編程方式快速編程方式快速編程方式編程寫入：編程寫入：每出現(xiàn)一個編程負(fù)脈沖就寫入一個字節(jié)數(shù)據(jù)每出現(xiàn)一個編程負(fù)脈沖就寫入一個字節(jié)

29、數(shù)據(jù)531.特點(diǎn)特點(diǎn)n可在線編程寫入；可在線編程寫入；n掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失；n電可擦除。電可擦除。二、二、EEPROM542.典型典型EEPROM芯片芯片98C64An8K8bit芯片；芯片；n13根地址線（根地址線（A0 A12）；n8位數(shù)據(jù)線（位數(shù)據(jù)線（D0 D7）；）；n輸出允許信號（輸出允許信號（OE）；）；n寫允許信號（寫允許信號（WE）；）；n選片信號（選片信號（CE）；）；n狀態(tài)輸出端（狀態(tài)輸出端（READY/BUSY）。553.工作方式工作方式n數(shù)據(jù)讀出數(shù)據(jù)讀出n編程寫入編程寫入n擦除擦除字節(jié)寫入：每一次字節(jié)寫入：每一次BUSY正脈沖寫正脈沖寫 入一個字節(jié)入一個

30、字節(jié)自動頁寫入：每一次自動頁寫入：每一次BUSY正脈沖寫正脈沖寫 入一頁（入一頁（1 32字節(jié)）字節(jié)）字節(jié)擦除：一次擦除一個字節(jié)字節(jié)擦除：一次擦除一個字節(jié)片擦除：一次擦除整片片擦除：一次擦除整片564.EEPROM的應(yīng)用的應(yīng)用n可通過編寫程序?qū)崿F(xiàn)對芯片的讀寫；可通過編寫程序?qū)崿F(xiàn)對芯片的讀寫；n每寫入一個字節(jié)都需判斷每寫入一個字節(jié)都需判斷READY/BUSY 端的狀態(tài)，僅當(dāng)該端為高電平時才可寫端的狀態(tài)，僅當(dāng)該端為高電平時才可寫 入下一個字節(jié)。入下一個字節(jié)。P219例例57四、閃速四、閃速EEPROM特點(diǎn)：特點(diǎn)：n通過向內(nèi)部控制寄存器寫入命令的方法通過向內(nèi)部控制寄存器寫入命令的方法來控制芯片的工作

31、方式。來控制芯片的工作方式。58工作方式工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入：編程寫入：擦擦 除除讀單元內(nèi)容讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠家及器件標(biāo)記讀芯片的廠家及器件標(biāo)記數(shù)據(jù)寫入，寫軟件保護(hù)數(shù)據(jù)寫入，寫軟件保護(hù)字節(jié)擦除，塊擦除，片擦除字節(jié)擦除，塊擦除，片擦除擦除掛起擦除掛起595.45.4 高速緩存（高速緩存（Cache)Cache)了解：了解：nCache的基本概念；的基本概念；n基本工作原理；基本工作原理；n命中率；命中率；nCache的分級體系結(jié)構(gòu)的分級體系結(jié)構(gòu)60Cache的基本概念的基本概念n設(shè)置設(shè)置Cache的理由：的理由：nCPU與主存之間在執(zhí)行速度上

32、存在較大差異；與主存之間在執(zhí)行速度上存在較大差異；n高速存儲器芯片的價(jià)格較高；高速存儲器芯片的價(jià)格較高；n設(shè)置設(shè)置Cache的條件：的條件：n程序的局部性原理程序的局部性原理n時間局部性：時間局部性：n最近的訪問項(xiàng)可能在不久的將來再次被訪問最近的訪問項(xiàng)可能在不久的將來再次被訪問n空間局部性空間局部性：n一個進(jìn)程所訪問的各項(xiàng)，其地址彼此很接近一個進(jìn)程所訪問的各項(xiàng)，其地址彼此很接近61Cache的工作原理的工作原理CPUCache主主 存存DBDBDB命中命中存在存在不命中不命中62Cache的命中率的命中率n訪問內(nèi)存時，訪問內(nèi)存時，CPU首先訪問首先訪問Cache，找到則，找到則 “命中命中”，

33、否則為，否則為“不命中不命中”。n命中率影響系統(tǒng)的平均存取速度。命中率影響系統(tǒng)的平均存取速度。Cache存儲器系統(tǒng)的平均存取速度存儲器系統(tǒng)的平均存取速度=Cache存取速度存取速度命中率命中率+RAM存取速度存取速度不命中率不命中率nCache與內(nèi)存的空間比一般為：與內(nèi)存的空間比一般為：1 12863Cache的讀寫操作的讀寫操作讀操作讀操作寫操作寫操作貫穿讀出式貫穿讀出式旁路讀出式旁路讀出式寫穿式寫穿式回寫式回寫式64貫穿讀出式貫穿讀出式CPUCache主主 存存n CPU CPU對主存的所有數(shù)據(jù)請求都首先送到對主存的所有數(shù)據(jù)請求都首先送到CacheCache，在在CacheCache中查找

34、。中查找。n 若命中，切斷若命中，切斷CPUCPU對主存的請求，并將數(shù)據(jù)送出；對主存的請求，并將數(shù)據(jù)送出；n 如果不命中，則將數(shù)據(jù)請求傳給主存。如果不命中，則將數(shù)據(jù)請求傳給主存。65旁路讀出式旁路讀出式nCPU向向Cache和主存同時發(fā)出和主存同時發(fā)出數(shù)據(jù)請求。數(shù)據(jù)請求。n命中，則命中，則Cache將數(shù)據(jù)回送給將數(shù)據(jù)回送給CPU，并同時中斷并同時中斷CPU對主對主 存的請求；存的請求；n若不命中，則若不命中，則Cache不做任何動作，由不做任何動作，由CPU直接訪問主存直接訪問主存CPUCache主主 存存66寫穿式寫穿式n從從CPU發(fā)出的寫信號送發(fā)出的寫信號送Cache的同時的同時也寫入主存

35、。也寫入主存。CPUCache主主 存存67回寫式回寫式（寫更新寫更新）n數(shù)據(jù)一般只寫到數(shù)據(jù)一般只寫到Cache，當(dāng)，當(dāng)Cache中的數(shù)據(jù)中的數(shù)據(jù)被再次更新時，將原更新的數(shù)據(jù)寫入主存相被再次更新時，將原更新的數(shù)據(jù)寫入主存相應(yīng)單元，并接受新的數(shù)據(jù)。應(yīng)單元，并接受新的數(shù)據(jù)。CPUCache主主 存存更新更新寫入寫入68Cache的分級體系結(jié)構(gòu)的分級體系結(jié)構(gòu)n一級一級Cache：容量一般為：容量一般為8KB-64KBn一級一級Cache集成在集成在CPU片內(nèi)。片內(nèi)。L1 Cache分為指令分為指令Cache和數(shù)據(jù)和數(shù)據(jù)Cache。使指令和數(shù)據(jù)的訪問互不影。使指令和數(shù)據(jù)的訪問互不影響。指令響。指令Ca

36、che用于存放預(yù)取的指令。數(shù)據(jù)用于存放預(yù)取的指令。數(shù)據(jù)Cache中存放指令的操作數(shù)。中存放指令的操作數(shù)。n二級二級Cache：容量一般為：容量一般為128KB-2MBn在在Pentium之后的微處理器芯片上都配置了二級之后的微處理器芯片上都配置了二級Cache，其工作頻率與，其工作頻率與CPU內(nèi)核的頻率相同。內(nèi)核的頻率相同。69Cache的分級體系結(jié)構(gòu)的分級體系結(jié)構(gòu)n系統(tǒng)中的二級系統(tǒng)中的二級Cache CPU L1CacheL2Cache速度和存儲速度和存儲容量兼?zhèn)淙萘考鎮(zhèn)涮岣叽嫒∷俣忍岣叽嫒∷俣戎髦?存存提供存儲容量提供存儲容量70IBM PC/XTIBM PC/XT存儲器的空間分配存儲器的空間分配00000H9FFFFHBFFFFHFFFFFHRAM區(qū)區(qū) 640KB保留區(qū)保留區(qū) 128KBROM區(qū)區(qū) 256KB71作業(yè)：作業(yè)：n作業(yè)請從服務(wù)器下載作業(yè)請從服務(wù)器下載