《第5章-只讀存儲(chǔ)器與可編程課件》由會(huì)員分享，可在線閱讀，更多相關(guān)《第5章-只讀存儲(chǔ)器與可編程課件（33頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、第章只讀存儲(chǔ)器與可編程邏輯器件 本章主要介紹只讀存儲(chǔ)器和可編程邏輯器件。內(nèi)容有只讀存儲(chǔ)器（ROM）的功能、結(jié)構(gòu)與應(yīng)用，可編程邏輯器件（PLD）中介紹幾種可編程器件的結(jié)構(gòu)特點(diǎn)、工作原理和使用方法。5.1 只讀存儲(chǔ)器（ROM）只讀存儲(chǔ)器（ROM，Read Only Memory）因工作時(shí)其內(nèi)容只能讀出而得名，信息一旦寫入就不能或不易再修改。按照數(shù)據(jù)寫入方式特點(diǎn)不同共四種:掩膜ROM（MROM）可編程ROM（PROM）可擦除可編程ROM（EPROM）電可擦除可編程ROM（E2PROM）5.1.1 ROM的結(jié)構(gòu)圖51 ROM內(nèi)部結(jié)構(gòu)示意圖5.1.2 ROM5.1.2 ROM的工作原理的工作原理 圖52

2、給出一個(gè)示意性的44 ROM的電路結(jié)構(gòu)和它的簡化框圖。圖中A0、A1為地址輸入線 D0D3為一個(gè)字單元的四根位線 譯碼器輸出為字線W0W3。圖52 44 ROM電路結(jié)構(gòu)和框圖 44ROM真值表圖53 圖52所示ROM電路的簡化圖 5.1.3 ROM制造技術(shù)簡介 ROM存儲(chǔ)“1”或“0”信息是靠字線、位線交叉點(diǎn)有無跨接二極管來實(shí)現(xiàn) 當(dāng)有二極管跨接時(shí)，表示此交叉點(diǎn)存“1”，無表示存“0”。特點(diǎn)：掩膜ROM材料成本低廉，但掩膜制作成本較高，適用于大批量成熟產(chǎn)品的定制生產(chǎn)。PROM通過在晶體管的發(fā)射極與列選通線之間用熔絲進(jìn)行連接，從而可實(shí)現(xiàn)用戶編程寫入信息。在未編程的情況下，各存儲(chǔ)單元的內(nèi)容都是1；用

3、戶使用專門設(shè)備，通過專用軟件對(duì)交叉點(diǎn)編“1”或“0”，所有交叉點(diǎn)確定“1”或“0”后，進(jìn)行燒制，即該交叉點(diǎn)存“1”則熔絲保留，若該交叉點(diǎn)存“0”則燒斷此點(diǎn)的熔絲（對(duì)此點(diǎn)加高電壓），表示存“0”。因此稱為可編程ROM。由于熔絲燒斷后不可恢復(fù)，所以PROM只能被用戶編程一次，以后不能再修改。熔絲交叉點(diǎn)如圖54所示。圖54 熔絲型PROM單元 EPROM的基本耦合單元采用浮柵雪崩注入MOS管，也稱FAMOS管。FAMOS管的柵極完全被二氧化硅絕緣層包圍，因無導(dǎo)線外引呈懸浮狀態(tài)，故稱為“浮柵”。圖55為由N溝道FAMOS管構(gòu)成的EPROM基本耦合單元。EPROM出廠時(shí)，所有FAMOS管的浮柵不帶電荷，

4、FAMOS管不導(dǎo)通，位線呈現(xiàn)“1”狀態(tài)；若FAMOS管漏極D接高于正常工作電壓的電壓（+25V），則漏一源極間瞬間產(chǎn)生“雪崩”擊穿，浮柵累聚正電荷，使FAMOS管導(dǎo)通，位線呈現(xiàn)“0”狀態(tài)。待高電壓撤消后，由于浮柵中的電荷無處泄漏，所存信息也不會(huì)丟失。圖55 FAMOS基本耦合單元 E2PROM（或EEPROM）在E2PROM存儲(chǔ)單元中采用一種浮柵隧道氧化層MOS管，簡稱FLotox管，結(jié)構(gòu)如圖56所示。圖56 E2PROM存儲(chǔ)單元 總結(jié):快閃存儲(chǔ)器（Flash Memory），是當(dāng)今用途廣泛的只讀存儲(chǔ)器。它是在EPROM和E2PROM的制造技術(shù)基礎(chǔ)上發(fā)展起來的一種新型的電可擦除可編程存儲(chǔ)器元件

5、。它的存儲(chǔ)單元結(jié)構(gòu)與E2PROM類似，主要差別是柵極氧化層厚度不同?？扉W存儲(chǔ)單元的氧化層較薄，使其具有更好的電可擦性能?？扉W存儲(chǔ)器的擦除、重寫的速度比E2PROM快，初期的快閃存儲(chǔ)器只能進(jìn)行全片的擦除，不能擦除一個(gè)字節(jié)。新型快閃存儲(chǔ)器則可以擦除一塊數(shù)據(jù)，因而更適于存儲(chǔ)文件方面的應(yīng)用。5.1.4 只讀存儲(chǔ)器（ROM）的應(yīng)用 從另外一個(gè)角度重看ROM的構(gòu)成，以便把ROM應(yīng)用在組合邏輯電路設(shè)計(jì)中。ROM中地址譯碼器的每一根字線輸出，實(shí)際上就是對(duì)應(yīng)地址編碼的一個(gè)最小項(xiàng)，地址（A0An）被看成輸入變量，而每一位位線輸出則相當(dāng)于地址輸入變量組成的最小項(xiàng)之和。因?yàn)槿魏谓M合邏輯電路都可以表示為最小式之和的形式

6、，所以函數(shù)式可用ROM來實(shí)現(xiàn)，取代組合邏輯電路。拿前面44 ROM來說，它的電路圖和真值表可以列出各位位線輸出與地址輸入間的邏輯關(guān)系：由此可見，每一位Di均為輸入A1、A0的邏輯函數(shù)，ROM確實(shí)可用作組合邏輯的函數(shù)發(fā)生器。例：用ROM實(shí)現(xiàn)二進(jìn)制碼格雷碼轉(zhuǎn)換電路的例子。解：表52給出了二進(jìn)制碼格雷碼轉(zhuǎn)換的對(duì)照表 B3B0作為ROM譯碼器的地址輸入 字線M0M15相當(dāng)于輸入變量組合的最小項(xiàng) 格雷碼中的每一位G3G0（即ROM或矩陣的輸出位線）相當(dāng)于函數(shù)的輸出變量 如圖57所示的二進(jìn)制碼格雷碼轉(zhuǎn)換的ROM陣列邏輯圖。最后，再根據(jù)ROM陣列邏輯圖將信息“燒”入PROM或EPROM，就可以實(shí)現(xiàn)二進(jìn)制格雷

7、碼函數(shù)的電路。圖57 碼制轉(zhuǎn)換后ROM陣列邏輯圖 5.2 可編程邏輯器件 可編程邏輯器件（Programmable Logic Device，簡稱PLD）：（Programmable Logic Array，簡稱PLA）可編程陣列邏輯（Programmable Array Logic，簡稱PAL）通用陣列邏輯（Generic Array Logic，簡稱GAL）另外還有現(xiàn)場可編程門陣列（Field Programmable Gate Array，簡稱FPGA）。5.2.1 PLA可編程邏輯陣列 PLA可編程邏輯陣列，其基本結(jié)構(gòu)也是由與門陣列和或門陣列組成，但PLA的與門陣列和或門陣列均是可編程

8、的。用PLA進(jìn)行組合邏輯電路設(shè)計(jì)時(shí)，只要將函數(shù)轉(zhuǎn)換成最簡“與或”式，再根據(jù)最簡“與或”式畫出邏輯陣列圖就可以了。用上節(jié)的二進(jìn)制碼格雷碼轉(zhuǎn)換電路為例，用PLA如何實(shí)現(xiàn)。根據(jù)表52給出的二進(jìn)制碼格雷碼轉(zhuǎn)換對(duì)照表列出邏輯表達(dá)式，并用卡諾圖化簡法轉(zhuǎn)換成最簡“與或”式。（8，9，10，11，12，13，14，15）=B3 （4 4，5 5，6 6，7 7，8 8，9 9，1010，1111）=（2，3，4，5，10，11，12，13）=（1，2，5，6，9，10，13，14）=圖58 二進(jìn)制碼格雷碼轉(zhuǎn)換的PLA陣列邏輯圖 從圖58中可以看出，由于最簡“與或”式中共出現(xiàn)了7個(gè)“與”項(xiàng)，所以PLA的與陣列中

9、只要7根字線（每根字線對(duì)應(yīng)一個(gè)“與”項(xiàng)）；共有G0G3四個(gè)表達(dá)式，每個(gè)表達(dá)式都是“與或”形式，這樣“或”陣列要四根位線分別代表G0G3。如此設(shè)計(jì)的PLA中，“與”陣列只需78=56個(gè)交叉點(diǎn)，“或”陣列需74=28個(gè)交叉點(diǎn)，共計(jì)5628=84個(gè)交叉點(diǎn)，而用ROM需要168+164=192個(gè)交叉點(diǎn)，芯片面積可省50%以上。如圖59所示，用PLA和D型觸發(fā)器組成的同步十進(jìn)制計(jì)數(shù)器，其中，設(shè)置了四個(gè)D觸發(fā)器。四個(gè)觸發(fā)器的驅(qū)動(dòng)方程如下（A為最低位）：共有與項(xiàng)P0P7，P0=P1=P2=P3=P4=P5=P6=P7=則D端的邏輯表達(dá)式為：DA=P0DB=P1+P2DC=P3+P4+P5DD=P6+P7由于

10、PLA出現(xiàn)較早，當(dāng)時(shí)缺少成熟的編程工具和高質(zhì)量的配套軟件，且速度慢、價(jià)格高，被后來的PAL、GAL取代。圖59 用PLA和D觸發(fā)器組成的同步十進(jìn)制計(jì)數(shù)器 5.2.2 PAL可編程陣列邏輯簡介70年代末推出的可編程陣列邏輯（PAL），在陣列控制方式上作了較大的改進(jìn)。PAL由可編程的與門陣列和固定的或門陣列構(gòu)成，或門陣列中每個(gè)或門的輸入與固定個(gè)數(shù)的與門輸出（即地址輸入變量的某些“與”項(xiàng)）相連，每個(gè)或門的輸出是若干個(gè)“與”項(xiàng)之和。由于與門陣列是可編程的，也即“與”項(xiàng)的內(nèi)容可由用戶自行編排，所以PAL可用以實(shí)現(xiàn)各種邏輯關(guān)系。5.2.3 GAL通用陣列邏輯簡介雖然PAL給邏輯設(shè)計(jì)提供了較大的靈活性，但由

11、于它采用的是熔絲工藝，一旦編程完成后，就不能再作修改。通用邏輯陣列（GAL）是80年代推出的新型可編程邏輯器件，它的基本結(jié)構(gòu)與PAL類似。不同之處是，GAL采用了電可擦除p經(jīng)常不斷地學(xué)習(xí),你就什么都知道。你知道得越多,你就越有力量pStudyConstantly,AndYouWillKnowEverything.TheMoreYouKnow,TheMorePowerfulYouWillBe寫在最后謝謝你的到來學(xué)習(xí)并沒有結(jié)束，希望大家繼續(xù)努力Learning Is Not Over.I Hope You Will Continue To Work Hard演講人：XXXXXX 時(shí) 間：XX年XX月XX日