《《數(shù)字邏輯》仿真實(shí)驗(yàn)指導(dǎo)書(shū)》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字邏輯》仿真實(shí)驗(yàn)指導(dǎo)書(shū)（25頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、 實(shí) 驗(yàn) 指 導(dǎo) 書(shū) II 數(shù)字邏輯電路實(shí)驗(yàn)指導(dǎo)書(shū) 目錄 實(shí)驗(yàn)一 CMOS門(mén)電路的邏輯功能測(cè)試 7 實(shí)驗(yàn)二 數(shù)據(jù)選擇器及其應(yīng)用 11 實(shí)驗(yàn)三 組合邏輯電路的分析與設(shè)計(jì) 14 實(shí)驗(yàn)四 觸發(fā)器R-S 、J-K、T、D 16 實(shí)驗(yàn)五 集成計(jì)數(shù)器 20 附錄 部分集成電路引腳排列圖 23 - 23 - 實(shí)驗(yàn)一 CMOS門(mén)電路的邏輯功能測(cè)試 一、實(shí)驗(yàn)?zāi)康? 1、掌握Multisim仿真軟件的使用。 2、掌握CMOS集成與非門(mén)的邏輯功能。

2、 3、掌握CMOS集成與非門(mén)的測(cè)試方法。 二、實(shí)驗(yàn)原理 CMOS（Complementary Metal Oxide Semiconductor），互補(bǔ)金屬氧化物半導(dǎo)體，電壓控制的一種放大器件。是組成CMOS數(shù)字集成電路的基本單元。由NMOS和PMOS兩種管子組成的互補(bǔ)MOS電路，即CMOS電路。MOS集成電路特點(diǎn)：制造工藝比較簡(jiǎn)單、成品率較高、功耗低、組成的邏輯電路比較簡(jiǎn)單、集成度高、工作電壓范圍寬、邏輯擺幅大、抗干擾能力強(qiáng)，特別適合于大規(guī)模集成電路。一般陶瓷金屬封裝的CMOS集成電路，工作溫度為-55 ~ +125℃，電源電壓工作范圍為3V~18V，邏輯高電平為“1”，低電平為“

3、0”，其邏輯幅擺在VDD（電源電壓）到VSS（地或電源負(fù)極）之間。 它們的邏輯表達(dá)式分別為： 與門(mén) Y=AB 或門(mén) Y=A+B 非門(mén) Y=A’ 與非門(mén) Y=(AB)’ 或非門(mén) Y=(A+B)’ 異或門(mén) Y=AB 同或門(mén) Y=A⊙B 下圖分別是實(shí)驗(yàn)所用基本邏輯門(mén)電路的邏輯符號(hào)圖。 圖基本邏輯門(mén)電路 與門(mén)的邏輯功能為“有0 則0，全1 則1”；或門(mén)的邏輯功能為“有1則1，全0 則0”；非門(mén)的邏輯功能為輸出與輸入相反；與非門(mén)的邏輯功能為“有0 則1，全1 則

4、0”；或非門(mén)的邏輯功能為“有1 則0，全0 則1”；異或門(mén)的邏輯功能為“不同則1，相同則0”。 三、實(shí)驗(yàn)設(shè)備與器件 1、儀器 個(gè)人電腦、Multisim仿真軟件 2、器件 74HC01 二輸入端四與非門(mén) 四、實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)步驟 1、根據(jù)教材第2.8節(jié)以及第4.5節(jié)內(nèi)容，正確安裝Multisim仿真軟件，并熟悉在Multisim軟件環(huán)境下組合邏輯電路的分析和設(shè)計(jì)方法。 2、測(cè)試74HC01（2輸入4與非門(mén)）邏輯功能 選擇74HC01芯片中任意一個(gè)與非門(mén)，如圖所示連接電路，撥動(dòng)兩輸入邏輯電平開(kāi)關(guān)，根據(jù)輸出端指示燈亮與滅，檢測(cè)與非門(mén)的邏輯功能，結(jié)果填入下表中。

5、 A B Y 0 0 1 0 1 1 1 0 1 1 1 0 3、利用與非門(mén)組成其他邏輯門(mén)電路 ⑴組成非門(mén)電路 將74HC01中任意一個(gè)與非門(mén)組成如下圖所示的與門(mén)電路，輸入端接邏輯電平開(kāi)關(guān)，輸出端接指示燈LED，撥動(dòng)邏輯開(kāi)關(guān)，觀察指示燈LED的亮與滅，測(cè)試其邏輯功能，結(jié)果填入下表中。 A Y 0 1 1 0 非門(mén)電路連接圖 非門(mén)真值表 ⑵組成與門(mén)電路 將74HC01中任意兩個(gè)與非門(mén)組成如下圖所示的與門(mén)電路，輸入端接邏輯電平開(kāi)關(guān)，輸出端接

6、指示燈LED，撥動(dòng)邏輯開(kāi)關(guān)，觀察指示燈LED的亮與滅，測(cè)試其邏輯功能，結(jié)果填入下表中。 A B Y 0 0 0 0 1 0 1 0 0 1 1 1 與門(mén)電路連接圖 與門(mén)真值表 ⑶組成或門(mén)電路 將74HC01中任選三個(gè)與非門(mén)組成如下圖所示的或門(mén)電路，輸入端接邏輯電平開(kāi)關(guān)，輸出端接指示燈LED，撥動(dòng)邏輯開(kāi)關(guān)，觀察指示燈LED的亮與滅，測(cè)試其邏輯功能，結(jié)果填入下表中。 A B Y 0 0 0 0 1 1 1 0 1 1 1 1

7、 或門(mén)電路連接圖 或門(mén)真值表 ⑷組成異或門(mén)電路 將74HC01中的四個(gè)與非門(mén)按照下圖所示的電路連線，輸入端接邏輯電平開(kāi)關(guān)，輸出端接指示燈LED，撥動(dòng)邏輯開(kāi)關(guān)，觀察指示燈LED的亮與滅，測(cè)試其邏輯功能，結(jié)果填入下表中。 A B Y 0 0 0 0 1 1 1 0 1 1 1 0 異或門(mén)電路連接圖 異或門(mén)真值表 五、實(shí)驗(yàn)報(bào)告要求 記錄整理實(shí)驗(yàn)結(jié)果，并對(duì)結(jié)果進(jìn)行分析。 邏輯電平單元撥上為高電平，撥下為

8、低電平。 實(shí)驗(yàn)中所說(shuō)明的VDD在沒(méi)有特別申明情況下都接5V（后同）。 實(shí)驗(yàn)二 數(shù)據(jù)選擇器及其應(yīng)用 一、實(shí)驗(yàn)?zāi)康? 1、掌握中規(guī)模集成數(shù)據(jù)選擇器的邏輯功能和使用方法。 1、 學(xué)習(xí)用數(shù)據(jù)選擇器構(gòu)成組合邏輯電路的方法。 二、實(shí)驗(yàn)原理 數(shù)據(jù)選擇是指經(jīng)過(guò)選擇，把多個(gè)通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去。實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱(chēng)為數(shù)據(jù)選擇器。它的功能相當(dāng)于一個(gè)多個(gè)輸入的單刀多擲開(kāi)關(guān)，其示意圖如下： 數(shù)據(jù)選擇器74HC151 74HC151是典型的集成電路數(shù)據(jù)選擇器，它有3個(gè)地址輸入端CBA，可選擇D0~D7，這8個(gè)數(shù)據(jù)源，具有兩個(gè)互補(bǔ)輸出端，同相輸出端Y和反相輸出端W

9、。其引腳圖如下圖所示。 74LS151的引腳圖表圖 三、實(shí)驗(yàn)設(shè)備與器件 1、儀器 個(gè)人電腦、Multisim仿真軟件 2、器件 74HC151（8選1數(shù)據(jù)選擇器）、邏輯轉(zhuǎn)換器 四、實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)步驟 1、測(cè)試八選一數(shù)據(jù)選擇器邏輯功能測(cè)試 打開(kāi)Multisim軟件，在面板上選擇芯片74HC151和邏輯轉(zhuǎn)換儀，按照如下電路圖進(jìn)行連接。記錄邏輯轉(zhuǎn)換儀所顯示的真值表、邏輯表達(dá)式以及化簡(jiǎn)后的邏輯表達(dá)式。 真值表： 輸入 輸出 C B A 0 0 0 1 0 0 1 1 0 1 0 1 0 1

10、 1 0 1 0 0 1 1 0 1 1 1 1 0 0 0 1 1 1 0 邏輯表達(dá)式： ABC+ABC+ABC+ABC+ABC=AC+B 2、（教材P213習(xí)題4.21）用八選一數(shù)據(jù)選擇器設(shè)計(jì)3個(gè)開(kāi)關(guān)控制一個(gè)電燈的邏輯電路，要求改變?nèi)魏我粋€(gè)開(kāi)關(guān)的狀態(tài)都能控制電燈由亮變滅或者由滅變亮。 1 寫(xiě)成設(shè)計(jì)過(guò)程 （1）做出邏輯規(guī)定 輸出燈亮為1.輸出燈滅為0. （2）寫(xiě)出真值表 （3）畫(huà)出接線圖并按照設(shè)計(jì)在軟件環(huán)境下連接電路并記錄

11、 （4）驗(yàn)證邏輯功能 3、（教程P65例4.2.2）用八選一數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。每組信號(hào)燈均由紅、黃、綠三盞燈組成。正常工作情況下，任何時(shí)刻必有一盞燈點(diǎn)亮，而且只允許有一盞燈點(diǎn)亮。當(dāng)出現(xiàn)其他五種點(diǎn)亮狀態(tài)時(shí)，電路發(fā)生故障，這是要求發(fā)出故障信號(hào)，提醒維護(hù)人員前去維修。 1 寫(xiě)出設(shè)計(jì)過(guò)程 2 畫(huà)出接線圖并按照設(shè)計(jì)在軟件環(huán)境下連接電路并記錄 ⑶驗(yàn)證邏輯功能 五、實(shí)驗(yàn)報(bào)告要求 1、用數(shù)據(jù)選擇器對(duì)實(shí)驗(yàn)內(nèi)容進(jìn)行設(shè)計(jì)、寫(xiě)成設(shè)計(jì)全過(guò)程、畫(huà)出電路圖，記錄軟件電路連接圖并進(jìn)行邏輯功能測(cè)試。 2、對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析、討論，總結(jié)實(shí)驗(yàn)收獲、體會(huì)，提出建議。

12、 實(shí)驗(yàn)三 組合邏輯電路的分析與設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康? 1、掌握組合邏輯電路的分析與設(shè)計(jì)方法。 2、加深對(duì)基本門(mén)電路使用的理解。 二、實(shí)驗(yàn)原理 1、組合電路是最常用的邏輯電路，可以用一些常用的門(mén)電路來(lái)組合完成具有其他功能的門(mén)電路。例如，根據(jù)與門(mén)的邏輯表達(dá)式 得知，可以用兩個(gè)非門(mén)和一個(gè)或非門(mén)組合成一個(gè)與門(mén)，還可以組合成更復(fù)雜的邏輯關(guān)系。 2、分析組合邏輯電路的一般步驟是： (1) 由邏輯圖寫(xiě)出各輸出端的邏輯表達(dá)式； (2) 化簡(jiǎn)和變換各邏輯表達(dá)式； (3) 列出真值表； (4) 根據(jù)真值表和邏輯表達(dá)式對(duì)邏輯電路進(jìn)行分析，最后確定其功能。 3、設(shè)計(jì)組合邏輯

13、電路的一般步驟與上面相反，是： (1) 根據(jù)任務(wù)的要求，列出真值表； (2) 用卡諾圖或代數(shù)化簡(jiǎn)法求出最簡(jiǎn)的邏輯表達(dá)式； (3) 根據(jù)表達(dá)式，畫(huà)出邏輯電路圖，用標(biāo)準(zhǔn)器件構(gòu)成電路； (4) 最后，用實(shí)驗(yàn)來(lái)驗(yàn)證設(shè)計(jì)的正確性。 三、實(shí)驗(yàn)設(shè)備與器件 1、儀器 個(gè)人電腦、Multisim仿真軟件 2、器件 74HC01 二輸入端四與非門(mén) 四、實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)步驟 1、分析電路的邏輯功能，寫(xiě)出輸出表達(dá)式，列真值表，并通過(guò)仿真軟件實(shí)驗(yàn)加以驗(yàn)證，說(shuō)明電路功能。 2、在舉重比賽中，有3名裁判，其中1名為主裁判。當(dāng)有兩名以上裁判（其中必須有1名主裁判）認(rèn)為運(yùn)動(dòng)員舉杠鈴合格

14、，就按動(dòng)電鈕，可發(fā)出成績(jī)有效的信號(hào)。請(qǐng)用與非門(mén)設(shè)計(jì)該組合邏輯電路。其中A為主裁判、B、C為副裁判。 ⑴寫(xiě)成設(shè)計(jì)過(guò)程 3 出接線圖,并在軟件環(huán)境下連接電路并記錄。 ⑶驗(yàn)證邏輯功能。 3、用8選一數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)密碼鎖，鎖上有三個(gè)按鍵A、B、C，當(dāng)兩個(gè)或兩個(gè)以上的按鍵同時(shí)按下時(shí)，且A鍵必須按下，鎖能被打開(kāi)。用邏輯電平顯示燈亮來(lái)替代鎖，當(dāng)符合上述條件時(shí)，將使邏輯電平顯示燈亮，否則燈滅。 ⑴寫(xiě)成設(shè)計(jì)過(guò)程 2 出接線圖并在軟件環(huán)境下連接電路并記錄 ⑶驗(yàn)證邏輯功能 五、實(shí)驗(yàn)預(yù)習(xí)要求 1、復(fù)習(xí)各種基本門(mén)電路的使用方法。 2、實(shí)驗(yàn)前，畫(huà)好實(shí)驗(yàn)用的電路圖和表格。 3、自己參考有關(guān)資料

15、畫(huà)出實(shí)驗(yàn)內(nèi)容1、2、3的原理圖，找出實(shí)驗(yàn)將要使用的芯片，以備實(shí)驗(yàn)時(shí)用。 六、實(shí)驗(yàn)報(bào)告要求 1、將實(shí)驗(yàn)結(jié)果填入自制的表格中，驗(yàn)證設(shè)計(jì)是否正確。要求記錄真值表、邏輯函數(shù)表達(dá)式、邏輯函數(shù)的最簡(jiǎn)式，做邏輯函數(shù)得變換，畫(huà)出邏輯電路圖，記錄軟件連接圖并記錄實(shí)驗(yàn)數(shù)據(jù)。 2、總結(jié)組合邏輯電路的分析與設(shè)計(jì)方法。 實(shí)驗(yàn)四 觸發(fā)器R-S、J-K、T、D 一、實(shí)驗(yàn)?zāi)康? 1、掌握基本RS、JK、T和D觸發(fā)器的邏輯功能。 2、掌握集成觸發(fā)器的功能和使用方法。 3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法。 4、結(jié)合教材6.6節(jié)內(nèi)容學(xué)習(xí)并掌握時(shí)鐘脈沖的連接方式。 二、實(shí)驗(yàn)原理 觸發(fā)器

16、是能夠存儲(chǔ)1位二進(jìn)制碼的邏輯電路，它有兩個(gè)互補(bǔ)輸出端，其輸出狀態(tài)不僅與輸入有關(guān)，而且還與原先的輸出狀態(tài)有關(guān)。觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存儲(chǔ)器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。 1、基本RS觸發(fā)器 圖4-1為由兩個(gè)與非門(mén)交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無(wú)時(shí)鐘控制低電平直接觸發(fā)的觸發(fā)器?；綬S觸發(fā)器具有置“0”， 置“1”和保持三種功能。通常稱(chēng)為置“1”端，因?yàn)?0時(shí)觸發(fā)器被置“1”； 為置“0”端，因?yàn)?0時(shí)觸發(fā)器被置“0”。當(dāng)==1時(shí)狀態(tài)保持，當(dāng)==0時(shí)為不

17、定狀態(tài)，應(yīng)當(dāng)避免這種狀態(tài)。 基本RS觸發(fā)器的邏輯符號(hào)見(jiàn)圖4-1（b），二輸入端的邊框外側(cè)都畫(huà)有小圓圈，這是因?yàn)橹?與置0都是低電平有效。 2、JK觸發(fā)器 在輸入信號(hào)為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。本實(shí)驗(yàn)采用74HC112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳邏輯圖如圖4-2所示： 圖4-2 JK觸發(fā)器的引腳邏輯圖 JK觸發(fā)器的狀態(tài)方程為： 其中，J和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個(gè)或兩個(gè)以上輸入端時(shí)，組成“與”的關(guān)系。和為兩個(gè)互補(bǔ)輸出端。通常把=0、=1的狀態(tài)定為觸

18、發(fā)器“0”狀態(tài)；而把=1，=0定為“1”狀態(tài)。 JK觸發(fā)器常被用作緩沖存儲(chǔ)器，移位寄存器和計(jì)數(shù)器。 3、D觸發(fā)器 在輸入信號(hào)為單端的情況下，D觸發(fā)器用起來(lái)更為方便，其狀態(tài)方程為： 其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱(chēng)為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來(lái)前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生等。有很多型號(hào)可供各種用途的需要而選用。圖4-3為雙D（74HC74）的引腳排列圖。 圖4-3 D觸發(fā)器的引腳排列圖 三、實(shí)驗(yàn)設(shè)備與器件 1、

19、儀器 個(gè)人電腦、Multisim仿真軟件 2、器件 74HC01 二輸入四與非門(mén) 74HC74 雙正沿D觸發(fā)器 74HC112 雙負(fù)沿J-K觸發(fā)器 四、實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)步驟 1、測(cè)試基本RS觸發(fā)器的邏輯功能 按下圖，用兩個(gè)與非門(mén)組成基本RS觸發(fā)器，輸入端、接邏輯電平，輸出端和接指示燈,測(cè)試它的邏輯功能,并畫(huà)出真值表將實(shí)驗(yàn)結(jié)果填入表內(nèi)。 2. 驗(yàn)證 D 觸發(fā)器邏輯功能 將 正沿觸發(fā)的74HC74 的、、D 連接到邏輯開(kāi)關(guān)，CP 端接單次脈沖，Q 端和 Q’ 端分別接邏輯電平

20、顯示端口，接通是電源，按照表中的要求，改變、、D 和 CP 的狀態(tài)。在 CP 從 0 到 1 跳變時(shí)，觀察輸出端 Q * 的狀態(tài)，將測(cè)試結(jié)果填入下表。 D CP 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 3. 驗(yàn)證 JK 觸發(fā)器邏輯功能 將負(fù)沿觸發(fā)的74HC112 的、、J 和 K 連接到邏輯開(kāi)關(guān)，Q 和 Q’ 端分別接邏輯電平顯示端口，CP 接單次脈沖，接通電源，按照表中的要求，改變、、J、K 和 CP 的狀態(tài)。在 C

21、P 從 1 到 0 跳變時(shí)，觀察輸出端Q * 的狀態(tài)，并將測(cè)試結(jié)果填入表。 J K CP 0 1 1 0 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 、 實(shí)驗(yàn)五 集成計(jì)數(shù)器 一、實(shí)驗(yàn)?zāi)康? 1、學(xué)會(huì)用觸發(fā)器構(gòu)成計(jì)數(shù)器。 2、熟悉集成計(jì)數(shù)器。 3、掌握集成計(jì)數(shù)器的基本功能。 二、實(shí)驗(yàn)原理 計(jì)數(shù)器是數(shù)字系統(tǒng)中用的較多的基本邏輯器件，它的基本功能是統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)，即

22、實(shí)現(xiàn)計(jì)數(shù)操作，它也可用與分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列等。例如，計(jì)算機(jī)中的時(shí)序發(fā)生器、分頻器、指令計(jì)數(shù)器等都要使用計(jì)數(shù)器。 計(jì)數(shù)器的種類(lèi)很多。按構(gòu)成計(jì)數(shù)器中的各觸發(fā)器是否使用一個(gè)時(shí)鐘脈沖源來(lái)分，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；按進(jìn)位體制的不同，可分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器；按計(jì)數(shù)過(guò)程中數(shù)字增減趨勢(shì)的不同，可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器；還有可預(yù)置數(shù)等等。 1、用D觸發(fā)器構(gòu)成異步二進(jìn)制加法/減法計(jì)數(shù)器 圖5-1 2位二進(jìn)制異步加法器 如上圖5-1所示，是由2個(gè)上升沿觸發(fā)的D觸發(fā)器組成的2位二進(jìn)制異步加法器。圖中各個(gè)觸發(fā)器的反相輸出端與該觸發(fā)器的D輸入

23、端相連。 將上圖加以少許改變后，即將低位觸發(fā)器的Q端與高一位的CP端相連，就得到2位二進(jìn)制異步減法器，如下所示： 圖5-2 2位二進(jìn)制異步減法器 2、異步集成計(jì)數(shù)器74LS90 74LS90為中規(guī)模TTL集成計(jì)數(shù)器，可實(shí)現(xiàn)二分頻、五分頻和十分頻等功能，它由一個(gè)二進(jìn)制計(jì)數(shù)器和一個(gè)五進(jìn)制計(jì)數(shù)器構(gòu)成。其引腳排列圖和功能表如下所示： 圖5-3 74LS90的引腳排列圖 表5-1 74LS90的功能表 三、實(shí)驗(yàn)設(shè)備與器件 1、儀器 個(gè)人電腦、Multisim仿真軟件 2、器件 74HC74 雙上升沿D觸發(fā)器 74LS90

24、 異步集成計(jì)數(shù)器 四、實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)步驟 以下實(shí)驗(yàn)均在數(shù)字邏輯電路實(shí)驗(yàn)箱IC插座模塊上進(jìn)行，具體的芯片插法與前述實(shí)驗(yàn)相同，區(qū)別在于芯片的功能引腳不同，芯片之間的連接方法不同。 1、用D觸發(fā)器構(gòu)成2位二進(jìn)制異步加法、減法計(jì)數(shù)器。 ①根據(jù)圖5-4利用兩片 74HC74 接成二位二進(jìn)制加法計(jì)數(shù)器，輸出端接邏輯分析儀，時(shí)鐘端由信號(hào)發(fā)生器輸入時(shí)鐘脈沖信號(hào)，正確連接并經(jīng)過(guò)調(diào)試將得到如圖5-5所示波形。觀察并記錄Q1 和 Q0的輸出狀態(tài)，驗(yàn)證二進(jìn)制計(jì)數(shù)功能。 圖5-4 2位二進(jìn)制異步加法器

25、 圖5-5 2位二進(jìn)制異步加法器波形圖 ②按圖5-2利用兩片 74LS74 接成二位二進(jìn)制減法計(jì)數(shù)器（參照?qǐng)D5-4接法），觀察并記錄軟件連接圖，Q1 和 Q0的輸出狀態(tài)，波形圖，驗(yàn)證二進(jìn)制計(jì)數(shù)功能。 2. 按下圖 (a) 用 74LS90 接成二進(jìn)制計(jì)數(shù)器，由 CP1 逐個(gè)輸入單次脈沖，（參照?qǐng)D5-4接法），觀察并記錄軟件連接圖，Q1 和 Q0的輸出狀態(tài)，波形圖，驗(yàn)證其二進(jìn)制計(jì)數(shù)功能。 3. 按圖 (b) 接成五進(jìn)制計(jì)數(shù)器，由 CP2 逐個(gè)輸入單次脈沖，（參照?qǐng)D5-4接法），觀察并記錄軟件連接圖，Q1 和 Q0的輸出狀態(tài)，波形圖，

26、驗(yàn)證其五進(jìn)制計(jì)數(shù)功能。 4. 按圖(c) 接成 8421 碼十進(jìn)制計(jì)數(shù)器，由 CP1 輸入單次脈沖，（參照?qǐng)D5-4接法），觀察并記錄軟件連接圖，Q1 和 Q0的輸出狀態(tài)，波形圖，驗(yàn)證其十進(jìn)制計(jì)數(shù)功能。 5. 按圖 (d) 接成對(duì)稱(chēng)二－五混合十進(jìn)制計(jì)數(shù)器，由CP2輸入單次脈沖，（參照?qǐng)D5-4接法），觀察并記錄軟件連接圖，Q1 和 Q0的輸出狀態(tài)，波形圖，驗(yàn)證其計(jì)數(shù)功能。 附錄一 常用門(mén)電路和觸發(fā)器使用規(guī)則 一、TTL門(mén)電路和CMOS電路的使用規(guī)則 1、TTL門(mén)電路的使用規(guī)則 1、接插集成塊時(shí)，要認(rèn)清定位標(biāo)記，不能插反。 2、

27、對(duì)電源要求比較嚴(yán)格，只允許在5V+10％的范圍內(nèi)工作，電源極性不可接錯(cuò)。 3、普通TTL與非門(mén)不能并聯(lián)使用（集電極開(kāi)路門(mén)與三態(tài)輸出門(mén)電路除外），否則不僅會(huì)使電路邏輯功能混亂，并會(huì)導(dǎo)致器件損壞。 4、須正確處理閑置輸入端。閑置輸入端處理方法： a）懸空，相當(dāng)于正邏輯“1”，對(duì)于一般小規(guī)模集成電路的數(shù)據(jù)輸入端，實(shí)驗(yàn)時(shí)允許懸空處理。但易受外界干擾，導(dǎo)致電路的邏輯功能不正常。因此，對(duì)于接有長(zhǎng)線的輸入端，中規(guī)模以上的集成電路和使用集成電路較多的復(fù)雜電路，所有的控制輸入端必須按邏輯要求接入電路，不允許懸空。 b）直接接電源電壓Vcc（也可串入一只1~10K的固定電阻）或接至某一固定電壓（+2.4V

28、

29、或VSS（或非門(mén)）； 在工作頻率不高的電路中，允許輸入端并聯(lián)使用。 3、輸出端不準(zhǔn)直接與VDD或VSS相連，否則將導(dǎo)致器件損壞。 4、在裝接電路，改變電路連接或插、拔電路時(shí)，均應(yīng)切斷電源，嚴(yán)禁帶電操作。 5、焊接、測(cè)試和存儲(chǔ)時(shí)的注意事項(xiàng)： a)電路應(yīng)存放在導(dǎo)電的容器內(nèi)，有良好的靜電屏蔽。 b)焊接時(shí)必須切斷電源，電烙鐵外殼必須良好接地，或拔下烙鐵，靠其余熱焊接。 c)所有的測(cè)試信號(hào)必須良好接地。 d)若信號(hào)源與CMOS器件使用兩組電源供電，應(yīng)先開(kāi)通CMOS電源，關(guān)機(jī)時(shí)，先關(guān)信號(hào)源最后再關(guān)CMOS電源。 二、觸發(fā)器的使用規(guī)則 1、通常根據(jù)數(shù)字系統(tǒng)的時(shí)序配合關(guān)系正確選用觸發(fā)

30、器，除特殊功能外，一般在同一系統(tǒng)中選擇相同觸發(fā)方式的同類(lèi)型觸發(fā)器較好。 2、工作速度要求較高的情況下采用邊沿觸發(fā)方式的觸發(fā)器較好。但速度越高，越易受外界干擾。上升沿觸發(fā)還是下降沿觸發(fā)，原則上沒(méi)有優(yōu)劣之分。如果是TTL電路的觸發(fā)器，因?yàn)檩敵鰹椤?”時(shí)的驅(qū)動(dòng)能力遠(yuǎn)強(qiáng)于輸出為“1”時(shí)的驅(qū)動(dòng)能力，尤其是當(dāng)集電極開(kāi)路輸出時(shí)上升邊沿更差，為此選用下降沿觸發(fā)更好些。 3、觸發(fā)器在使用前必須經(jīng)過(guò)全面測(cè)試才能保證可靠性。使用時(shí)必須注意置“1”和復(fù)“0”脈沖的最小寬度及恢復(fù)時(shí)間。 4、觸發(fā)器翻轉(zhuǎn)時(shí)的動(dòng)態(tài)功耗遠(yuǎn)大于靜態(tài)功耗，為此系統(tǒng)設(shè)計(jì)者應(yīng)盡可能避免同一封裝內(nèi)的觸發(fā)器同時(shí)翻轉(zhuǎn)（尤其是甚高速電路）。 5、CM

31、OS集成觸發(fā)器與TTL集成觸發(fā)器在邏輯功能、觸發(fā)方式上基本相同。使用時(shí)不宜將這兩種器件同時(shí)使用。因?yàn)镃MOS內(nèi)部電路結(jié)構(gòu)以及對(duì)觸發(fā)時(shí)鐘脈沖的要求與TTL存在較大的差別。 附錄二 部分集成電路引腳排列圖 74LS00 二輸入端四與非門(mén) 74LS02 二輸入端四或非門(mén) 74LS03 二輸入端四與非門(mén)（OC） 74LS04 六反相器 74LS08 二輸入端四與門(mén) 74LS10 三輸

32、入端三與非門(mén) 74LS20 四輸入端二與非門(mén) 74LS30 八輸入與非門(mén) 74LS32 二輸入端四或門(mén) 74LS47 共陽(yáng)4-7譯碼器/驅(qū)動(dòng)器 74LS48共陰4-7譯碼器/驅(qū)動(dòng)器 74LS74 上升沿D觸發(fā)器 74LS85 集成數(shù)值比較器 74LS90 十進(jìn)制計(jì)數(shù)器 74LS112 雙J－K觸發(fā)器

33、 74LS125 四總線緩沖器 74LS138 3－8線譯碼器 74LS151 8選1數(shù)據(jù)選擇器 74LS161 4位二進(jìn)制同步加法計(jì)數(shù)器 74LS192 十進(jìn)制同步加/減計(jì)數(shù)器 74LS194 4位雙向移位寄存器 74LS248 共陰極譯碼驅(qū)動(dòng)器 74LS86 二輸入端四異或門(mén) VDD 4A 4B 4Y 3Y 3B 3A VDD 4B 4A 4Y

34、 3Y 3B 3A 1 2 3 4 5 7 6 8 9 10 11 12 13 14 1 2 3 4 5 7 6 8 9 10 11 12 13 14 1A 1B 1Y 2Y 2A 2B VSS 1A 1B 1Y 2Y 2A 2B VSS CD4001 二輸入端四或非門(mén) CD4011 二輸入端四與非門(mén) VDD 2Q 2 2CP 2RD 2D 2SD VDD CR CP 1N

35、H CO Q9 Q8 Q4 1 2 3 4 5 7 6 8 9 10 11 12 13 14 8 9 12 14 15 16 3 2 1 4 5 6 7 10 11 13 1Q 1 1CP 1RD 1D 1SD VSS Q5 Q1 Q0 Q2 Q6 Q7 Q3 VSS CD4013 雙上升沿D觸發(fā)器 CD4017 十進(jìn)制計(jì)數(shù)器/分配器 8 9 12 14 15 16 3 2 1 4 5 6 7 10 11 13 VDD 2Q 2 2CP 2RD 2K 2J 2SD VDD 4B 4A 4Y 3Y 3B 3A 1 2 3 4 5 7 6 8 9 10 11 12 13 14 1Q 1 1CP 1RD 1K 1J 1SD VSS 1A 1B 1Y 2Y 2A 2B VSS CD4027 雙上升沿J－K觸發(fā)器 CC4070 二輸入端四異或門(mén)