《微型計(jì)算機(jī)原理與接口技術(shù)：第7章存儲器系統(tǒng)》由會(huì)員分享，可在線閱讀，更多相關(guān)《微型計(jì)算機(jī)原理與接口技術(shù)：第7章存儲器系統(tǒng)（51頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、第第7 7章章 存儲器系統(tǒng)存儲器系統(tǒng)7.1 7.1 概述概述1.1.存儲系統(tǒng)概念存儲系統(tǒng)概念 由由n n（n=2n=2）個(gè)速度、容量、價(jià)格各不相同）個(gè)速度、容量、價(jià)格各不相同的存儲器組成由硬件或軟件進(jìn)行輔助管理的系的存儲器組成由硬件或軟件進(jìn)行輔助管理的系統(tǒng)稱為存儲系統(tǒng)。下圖是一個(gè)典型的存儲系統(tǒng)。統(tǒng)稱為存儲系統(tǒng)。下圖是一個(gè)典型的存儲系統(tǒng)。 M1(T1,S1,C1)M2(T2,S2,C2)Mn(Tn,Sn,Cn)Tmin(T1,T2,Tn),用訪問時(shí)間來表示用訪問時(shí)間來表示Smax(S1,S2,Sn),用用MB或或GB表示表示Cmin(C1,C2,Cn),用每位的價(jià)格來表示用每位的價(jià)格來表示從外部

2、看從外部看 存儲系統(tǒng)原理存儲系統(tǒng)原理2.2.存儲器的體系結(jié)構(gòu)存儲器的體系結(jié)構(gòu) 存儲系統(tǒng)的設(shè)計(jì)始終圍繞著解決速度（訪問存儲系統(tǒng)的設(shè)計(jì)始終圍繞著解決速度（訪問時(shí)間時(shí)間T T）、容量（）、容量（S S）和價(jià)格（）和價(jià)格（C C）之間的矛盾而進(jìn)）之間的矛盾而進(jìn)行的。行的。 （1 1）訪存局部性原理）訪存局部性原理 從大量的統(tǒng)計(jì)中可以得到這樣一個(gè)規(guī)律：從大量的統(tǒng)計(jì)中可以得到這樣一個(gè)規(guī)律：程序?qū)Υ鎯臻g的程序?qū)Υ鎯臻g的90的訪問局限于存儲空間的訪問局限于存儲空間的的10的區(qū)域中，而另外的區(qū)域中，而另外10的訪問則分布在的訪問則分布在存儲空間的其余存儲空間的其余90的區(qū)域中。的區(qū)域中。 時(shí)間局部性時(shí)間局部

3、性，如果一個(gè)存儲項(xiàng)被訪問，則可能，如果一個(gè)存儲項(xiàng)被訪問，則可能該項(xiàng)會(huì)很快再次被訪問。該項(xiàng)會(huì)很快再次被訪問?？臻g局部性空間局部性：如果一個(gè)存儲項(xiàng)被訪問，則該項(xiàng)：如果一個(gè)存儲項(xiàng)被訪問，則該項(xiàng)及相鄰近的項(xiàng)也可能很快被訪問。及相鄰近的項(xiàng)也可能很快被訪問。（2）層次化存儲系統(tǒng)層次化存儲系統(tǒng) 根據(jù)根據(jù)訪存局部性原理訪存局部性原理來解決存儲器容量來解決存儲器容量和速度的矛盾，就是要求將計(jì)算機(jī)頻繁訪問和速度的矛盾，就是要求將計(jì)算機(jī)頻繁訪問的數(shù)據(jù)存放在速度較高的存儲介質(zhì)中，而將的數(shù)據(jù)存放在速度較高的存儲介質(zhì)中，而將不頻繁訪問的數(shù)據(jù)存放在速度較慢但價(jià)格較不頻繁訪問的數(shù)據(jù)存放在速度較慢但價(jià)格較低的存儲介質(zhì)中，為此人

4、們想到了層次化的低的存儲介質(zhì)中，為此人們想到了層次化的存儲器實(shí)現(xiàn)方法。下圖示出了按這種方式構(gòu)存儲器實(shí)現(xiàn)方法。下圖示出了按這種方式構(gòu)成的存儲器系統(tǒng)。成的存儲器系統(tǒng)。 通用寄存器堆Cache(靜態(tài)隨機(jī)存儲器SRAM)主存儲器(動(dòng)態(tài)隨機(jī)存儲器DRAM、ROM)輔助存儲器(磁盤存儲器等)海量存儲器(磁帶、光盤存儲器等)CPU內(nèi)部第1層第2層第5層第3層第4層訪問速度增高存儲容量增大，每位的價(jià)格降低3.3.存儲器系統(tǒng)的設(shè)計(jì)目標(biāo)存儲器系統(tǒng)的設(shè)計(jì)目標(biāo) 存儲器系統(tǒng)設(shè)計(jì)目標(biāo)之一就是要以存儲器系統(tǒng)設(shè)計(jì)目標(biāo)之一就是要以較小的成本較小的成本使存儲器系統(tǒng)與處理機(jī)的速度相匹配，或者說達(dá)使存儲器系統(tǒng)與處理機(jī)的速度相匹配，或

5、者說達(dá)到到與處理機(jī)相應(yīng)的工作速度與處理機(jī)相應(yīng)的工作速度和傳輸頻帶寬度。同和傳輸頻帶寬度。同時(shí)還要求存儲器有時(shí)還要求存儲器有盡可能大的容量盡可能大的容量。 7.2 7.2 存儲器基礎(chǔ)知識存儲器基礎(chǔ)知識 1. RAM1. RAM：隨機(jī)存儲器：隨機(jī)存儲器, ,習(xí)慣上稱為習(xí)慣上稱為“內(nèi)存內(nèi)存”，CPUCPU執(zhí)執(zhí) 行指令可對其進(jìn)行行指令可對其進(jìn)行“讀讀”、“寫寫” ” 操作。操作。H 靜態(tài)靜態(tài)RAMRAM：集成度低，信息穩(wěn)定，讀寫速度快。：集成度低，信息穩(wěn)定，讀寫速度快。H 動(dòng)態(tài)動(dòng)態(tài)RAMRAM：集成度高，容量大，缺點(diǎn)是信息存：集成度高，容量大，缺點(diǎn)是信息存儲不穩(wěn)定，只能保持幾個(gè)毫秒，為此要不斷進(jìn)儲不穩(wěn)

6、定，只能保持幾個(gè)毫秒，為此要不斷進(jìn)行行“信息再生信息再生”，即進(jìn)行，即進(jìn)行 “ “刷新刷新”操作。操作。一一. .分類分類: :存儲器存儲器主存儲器主存儲器: :RAMRAM、ROM (EPROM)ROM (EPROM)輔助存儲器輔助存儲器: :磁盤、光盤磁盤、光盤高速緩沖存儲器高速緩沖存儲器H 內(nèi)存條內(nèi)存條: :由于動(dòng)態(tài)由于動(dòng)態(tài)RAMRAM集成度高，價(jià)格較便宜，集成度高，價(jià)格較便宜，在微機(jī)系統(tǒng)中使用的動(dòng)態(tài)在微機(jī)系統(tǒng)中使用的動(dòng)態(tài)RAMRAM組裝在一個(gè)條狀組裝在一個(gè)條狀的印刷板上。系統(tǒng)配有動(dòng)態(tài)的印刷板上。系統(tǒng)配有動(dòng)態(tài)RAMRAM刷新控制電路，刷新控制電路，不斷對所存信息進(jìn)行不斷對所存信息進(jìn)行“再

7、生再生”。 2.ROM:2.ROM:只讀存儲器只讀存儲器 只讀存儲器是指：所存信息只能讀出只讀存儲器是指：所存信息只能讀出, ,不能寫入。不能寫入。H 掩模式掩模式ROMROM：初始信息是在芯片制造時(shí)寫入的。：初始信息是在芯片制造時(shí)寫入的。H EPROMEPROM：初始信息是在專門的寫入器上寫入的。：初始信息是在專門的寫入器上寫入的。3.ROM / EPROM3.ROM / EPROM在微機(jī)系統(tǒng)中的應(yīng)用在微機(jī)系統(tǒng)中的應(yīng)用: :H 存放存放“基本輸入基本輸入/ /輸出系統(tǒng)程序輸出系統(tǒng)程序”( (簡稱簡稱BIOS)BIOS)。H BIOSBIOS是計(jì)算機(jī)最底層的系統(tǒng)管理程序是計(jì)算機(jī)最底層的系統(tǒng)管理

8、程序, ,操操作系統(tǒng)和用戶程序均可調(diào)用。作系統(tǒng)和用戶程序均可調(diào)用。4.4.高速緩沖存儲器高速緩沖存儲器Cache:Cache: Cache Cache位于位于CPUCPU與主存儲器之間，由高與主存儲器之間，由高速靜態(tài)速靜態(tài)RAMRAM組成。容量較小，為提高整機(jī)組成。容量較小，為提高整機(jī)的運(yùn)行速度而設(shè)置的運(yùn)行速度而設(shè)置, , 應(yīng)用程序不能訪問應(yīng)用程序不能訪問CacheCache，CPUCPU內(nèi)部也有內(nèi)部也有CacheCache。二二. . 存儲器容量存儲器容量: :H 存儲器由若干存儲器由若干“存儲單元存儲單元”組成，每一單元組成，每一單元存放一個(gè)存放一個(gè)“字節(jié)字節(jié)”的信息。的信息。1 1字節(jié)即

9、為字節(jié)即為8 8位二進(jìn)制數(shù)位二進(jìn)制數(shù) 2 2字節(jié)即為字節(jié)即為1 1個(gè)個(gè)“字字”4 4字節(jié)即為字節(jié)即為1 1個(gè)個(gè)“雙字雙字”H1K1K容量為容量為10241024個(gè)單元個(gè)單元 1M=1024K=10241M=1024K=1024* *10241024單元單元 1 1G=1024MG=1024M 1T=1024G 1T=1024G 三三. .存儲器地址與讀寫操作存儲器地址與讀寫操作: : 系統(tǒng)為每一單元編排一個(gè)地址，地址系統(tǒng)為每一單元編排一個(gè)地址，地址碼為二進(jìn)制數(shù)，習(xí)慣上寫成碼為二進(jìn)制數(shù)，習(xí)慣上寫成1616進(jìn)制。進(jìn)制。1. 1. 存儲器容量由地址線存儲器容量由地址線“寬度寬度”決定決定：H16M1

10、6M容量的存儲器容量的存儲器地址范圍：地址范圍：000000000000H HFFFFFFHFFFFFFH 由由2424根地址線提供地址碼。根地址線提供地址碼。H1M1M容量的存儲器容量的存儲器地址范圍：地址范圍：0000000000H HFFFFFH FFFFFH 由由2020根地址線提供地址碼。根地址線提供地址碼。H4G4G容量的存儲器容量的存儲器 地址范圍：地址范圍：0000,00000000,0000H HFFFF,FFFFHFFFF,FFFFH 由由3232根地址線提供地址碼。根地址線提供地址碼。2.2.存儲器讀寫示意存儲器讀寫示意: : 為了讀寫存儲器，由地址譯碼電路對為了讀寫存儲

11、器，由地址譯碼電路對地址碼進(jìn)行地址碼進(jìn)行“翻譯翻譯”，從而，從而“選中選中”某一某一單元，在單元，在CPUCPU的存儲器讀命令的控制下讀的存儲器讀命令的控制下讀出某一單元的內(nèi)容出某一單元的內(nèi)容數(shù)據(jù)線。在存儲器寫數(shù)據(jù)線。在存儲器寫命令的控制下把數(shù)據(jù)線信息命令的控制下把數(shù)據(jù)線信息某一個(gè)某一個(gè)存儲存儲單元。下面以動(dòng)畫方式演示讀寫過程：單元。下面以動(dòng)畫方式演示讀寫過程：讀讀存儲器：存儲器：讀出某一單元的內(nèi)容讀出某一單元的內(nèi)容數(shù)據(jù)線。數(shù)據(jù)線。CPUCPU數(shù)據(jù)線數(shù)據(jù)線0000000000H H0000100001H HFFFFFHFFFFFHC CP PU U地地址址線線地地址址譯譯碼碼器器讀寫控制電路讀

12、寫控制電路存儲器存儲器由地址譯碼電路對地址碼進(jìn)行由地址譯碼電路對地址碼進(jìn)行“翻譯翻譯”, ,A18A18A19A19A0A0從而從而“選中選中”某一在某一在CPUCPU的單元的單元, ,1234512345H H存儲器讀命令的控制下存儲器讀命令的控制下, ,存儲器讀命令存儲器讀命令 寫寫存儲器：存儲器：讀出某一單元的內(nèi)容讀出某一單元的內(nèi)容數(shù)據(jù)線。數(shù)據(jù)線。0000000000H H0000100001H HFFFFFHFFFFFHC CP PU U地地址址線線地地址址譯譯碼碼器器讀寫控制電路讀寫控制電路存儲器存儲器由地址譯碼電路對地址碼進(jìn)行由地址譯碼電路對地址碼進(jìn)行“翻譯翻譯”, ,A18A18

13、A19A19A0A0從而從而“選中選中”某一在某一在CPUCPU的單元的單元, ,1234512345H H存儲器寫命令的控制下存儲器寫命令的控制下, ,存儲器寫命令存儲器寫命令 CPUCPU數(shù)據(jù)線數(shù)據(jù)線XXH7.3 7.3 微型計(jì)算機(jī)系統(tǒng)中的存儲器組織微型計(jì)算機(jī)系統(tǒng)中的存儲器組織 一一 存儲器的擴(kuò)展技術(shù)存儲器的擴(kuò)展技術(shù) 1.1.存儲器客量的擴(kuò)展存儲器客量的擴(kuò)展 根據(jù)存儲器所要求的容量和我們選定的存儲根據(jù)存儲器所要求的容量和我們選定的存儲芯片的容量，計(jì)算出總的芯片數(shù)。即：芯片的容量，計(jì)算出總的芯片數(shù)。即：總片數(shù)總片數(shù)=總?cè)萘靠側(cè)萘咳萘咳萘?片片例如例如： 存儲器容量為存儲器容量為8K8K8bi

14、t8bit，若選用，若選用21142114芯片芯片(1K (1K 4bit) 4bit)，則需要：，則需要： 8K 8K 8bit 8bit1K 1K 4bit 4bit=8 2=16片片（1 1）位擴(kuò)展）位擴(kuò)展 位擴(kuò)展位擴(kuò)展指只在位數(shù)方向擴(kuò)展指只在位數(shù)方向擴(kuò)展( (加大字長加大字長) )，而芯片的字?jǐn)?shù)和存儲器的字?jǐn)?shù)是一致的。而芯片的字?jǐn)?shù)和存儲器的字?jǐn)?shù)是一致的。 位擴(kuò)展位擴(kuò)展的連接方式是將各存儲芯片的地的連接方式是將各存儲芯片的地址線、片選線和讀寫線相應(yīng)地并聯(lián)起來，址線、片選線和讀寫線相應(yīng)地并聯(lián)起來，而將各芯片的數(shù)據(jù)線單獨(dú)列出。而將各芯片的數(shù)據(jù)線單獨(dú)列出。 例如例如： 用用64k64k1bit

15、1bit的的SRAMSRAM芯片組成芯片組成64k 64k 8bit8bit的存儲器，所需芯片數(shù)為：的存儲器，所需芯片數(shù)為：64K 64K 8bit 8bit64K 64K 1bit 1bit=1 8=8片片具體的具體的連接方法連接方法：8個(gè)芯片個(gè)芯片的的地址線地址線A15A0分分別連在一起，各芯片的別連在一起，各芯片的片選信號片選信號CS以及讀以及讀寫控制信號線寫控制信號線也都分別也都分別連到一起連到一起，只有，只有數(shù)據(jù)數(shù)據(jù)線線D7D0各自獨(dú)立各自獨(dú)立，每片代表一位，如圖所，每片代表一位，如圖所示示。64K112345678I/OI/OI/OI/OI/OI/OI/OI/OCSWEA0.A15

16、A0.A15地址總線A0A0A0A0A0A0A0數(shù)據(jù)總線D0.D7等效為64K芯片組CSWECSWEA15A0D7D0 當(dāng)當(dāng)CPU訪問該存儲器時(shí)，其發(fā)出的地址和控訪問該存儲器時(shí)，其發(fā)出的地址和控制信號同時(shí)傳給制信號同時(shí)傳給8個(gè)芯片，選中每個(gè)芯片的同一個(gè)芯片，選中每個(gè)芯片的同一單元，其單元的內(nèi)容被同時(shí)讀至數(shù)據(jù)總線的相應(yīng)單元，其單元的內(nèi)容被同時(shí)讀至數(shù)據(jù)總線的相應(yīng)位，或?qū)?shù)據(jù)總線上的內(nèi)容分別同時(shí)寫入相應(yīng)單位，或?qū)?shù)據(jù)總線上的內(nèi)容分別同時(shí)寫入相應(yīng)單元。元。 (2) 字?jǐn)U展字?jǐn)U展 字?jǐn)U展字?jǐn)U展是指僅在字?jǐn)?shù)方向擴(kuò)展，而位數(shù)不變。是指僅在字?jǐn)?shù)方向擴(kuò)展，而位數(shù)不變。 字?jǐn)U展字?jǐn)U展將芯片的地址線、數(shù)據(jù)線、讀寫線

17、將芯片的地址線、數(shù)據(jù)線、讀寫線并聯(lián)，由片選信號來區(qū)分各個(gè)芯片。并聯(lián)，由片選信號來區(qū)分各個(gè)芯片。例如例如： 用用16k16k8bit8bit的的SRAMSRAM芯片組成芯片組成64k 64k 8bit8bit的存儲器，所需芯片數(shù)為：的存儲器，所需芯片數(shù)為：64K 64K 8bit 8bit16K 16K 8bit 8bit=4 1=4片片具體具體連接方法連接方法是：四個(gè)芯片的地址線是：四個(gè)芯片的地址線A13A0，數(shù)據(jù)線數(shù)據(jù)線D7D0及讀寫控制信號及讀寫控制信號WE而都是同而都是同名信號并聯(lián)在一起，高位地址線名信號并聯(lián)在一起，高位地址線A A1414、A A1515經(jīng)過經(jīng)過一個(gè)地址譯碼器產(chǎn)生四個(gè)片

18、選信號一個(gè)地址譯碼器產(chǎn)生四個(gè)片選信號WEWEi i，分別，分別選中四個(gè)芯片中的一個(gè)，如圖所示。選中四個(gè)芯片中的一個(gè)，如圖所示。 16K8CS A13A0WE D7D016K8CS A13A0WE D7D016K8CS A13A0WE D7D016K8CS A13A0WE D7D0譯碼器Y3Y2Y1Y0 A13A0 A15A0 A15A14 D7D0CSWE等效為64K芯片組CSWECSWEA15A0D7D0 在同一時(shí)間內(nèi)四個(gè)芯片中只能有一個(gè)芯片被選中。在同一時(shí)間內(nèi)四個(gè)芯片中只能有一個(gè)芯片被選中。四個(gè)芯片的地址分配如下四個(gè)芯片的地址分配如下:第第1片片 最低地址最低地址0000H 最高地址最高地

19、址3FFFH第第2片片最低地址最低地址4000H最高地址最高地址7FFFH第第3片片最低地址最低地址8000H最高地址最高地址BFFFH第第4片片最低地址最低地址C000H最高地址最高地址FFFFH(3)字和位同時(shí)擴(kuò)展字和位同時(shí)擴(kuò)展 當(dāng)構(gòu)成一個(gè)容量較大的存儲器時(shí)，往往需要當(dāng)構(gòu)成一個(gè)容量較大的存儲器時(shí)，往往需要在字?jǐn)?shù)方向和位數(shù)方向上同時(shí)擴(kuò)展，這是將前在字?jǐn)?shù)方向和位數(shù)方向上同時(shí)擴(kuò)展，這是將前兩種擴(kuò)展組合起來，實(shí)現(xiàn)起來也是很容易。兩種擴(kuò)展組合起來，實(shí)現(xiàn)起來也是很容易。 用用8片片16k 4的的SRAM芯片組成芯片組成64K 8存儲存儲器的示意圖如下：器的示意圖如下：16K4譯碼器Y3Y2Y1Y0 A

20、13A0 A15 A14 D7D4WE16K416K416K416K416K416K416K4CS0CS1CS2CS3 D3D02.存儲芯片的地址分配和片選存儲芯片的地址分配和片選 CPU要實(shí)現(xiàn)對存儲單元的訪問，首先要選要實(shí)現(xiàn)對存儲單元的訪問，首先要選擇存儲芯片，即進(jìn)行片選；擇存儲芯片，即進(jìn)行片選； 實(shí)現(xiàn)片選的方法可分為三種：實(shí)現(xiàn)片選的方法可分為三種： 線選法線選法 全譯碼法全譯碼法 部分譯碼法部分譯碼法 (1)(1)線選法線選法 線選法就是用除片內(nèi)尋址外的高位地址線線選法就是用除片內(nèi)尋址外的高位地址線直接直接( (或經(jīng)反相器或經(jīng)反相器) )分別接至各個(gè)存儲芯片的片分別接至各個(gè)存儲芯片的片選端

21、，當(dāng)某地址線信息為選端，當(dāng)某地址線信息為“0”0”時(shí)，就選中與之時(shí)，就選中與之對應(yīng)的存儲芯片。對應(yīng)的存儲芯片。 注意注意，這些片選地址線每次尋址時(shí)只能有一位，這些片選地址線每次尋址時(shí)只能有一位有效，不允許同時(shí)有多位有效，這樣才能保證有效，不允許同時(shí)有多位有效，這樣才能保證每次只選中一個(gè)芯片每次只選中一個(gè)芯片( (或組或組) )。例：例：采用采用4片片2K 8用線選法構(gòu)成用線選法構(gòu)成8K8存儲器的連存儲器的連接圖。接圖。 2K8CSWEA10A0 D7D0CPUWEA14A13A12A11 A10A0 D7D02K8CSWEA10A0 D7D02K8CSWEA10A0 D7D02K8CSWEA1

22、0A0 D7D0 設(shè)地址總線有設(shè)地址總線有2020位位( (A A1919A A0 0) )，采用，采用線選法線選法，各，各芯片的地址范圍為：芯片的地址范圍為：芯片芯片 A19A15 A14A11 A10A0 地址范圍地址范圍 0# 00 1110 07000H077FFH 1# 00 1101 06800H06FFFH 2# 00 1011 05800H05FFFH 3# 00 0111 03800H03FFFH000111000111000111000111 線選法線選法的優(yōu)點(diǎn)是不需要地址譯碼器，線的優(yōu)點(diǎn)是不需要地址譯碼器，線路簡單，選擇芯片不須外加邏輯電路，但僅路簡單，選擇芯片不須外加邏

23、輯電路，但僅適用于連接存儲芯片較少的場合。同時(shí)，線適用于連接存儲芯片較少的場合。同時(shí)，線選法不能充分利用系統(tǒng)的存儲器空間，且把選法不能充分利用系統(tǒng)的存儲器空間，且把地址空間分成了相互隔離的區(qū)域，給編程帶地址空間分成了相互隔離的區(qū)域，給編程帶來了一定的困難。來了一定的困難。 (2) (2) 全碼譯法全碼譯法 全譯碼法全譯碼法將片內(nèi)尋址外的全部高位地址線作將片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出作為各芯片的片選信號，將它們分別接到存儲芯作為各芯片的片選信號，將它們分別接到存儲芯片的片選端，以實(shí)現(xiàn)對存儲芯片的選擇。片的片選端，

24、以實(shí)現(xiàn)對存儲芯片的選擇。 前例：前例：4片片2K 8的存儲芯片用全譯碼法構(gòu)成的存儲芯片用全譯碼法構(gòu)成8k 8存儲器，各個(gè)芯片的地址范圍：存儲器，各個(gè)芯片的地址范圍： 芯片芯片 A19A13 A12A11 A10A0 地址范圍地址范圍 0# 00 00 00000H007FFH 1# 00 01 00800H00FFFH 2# 00 10 01000H017FFH 3# 00 11 01800H01FFFH000111000111000111000111 全譯碼法全譯碼法的優(yōu)點(diǎn)是每片的優(yōu)點(diǎn)是每片( (或組或組) )芯片的地址芯片的地址范圍是唯一確定的，而且是連續(xù)的，也便于擴(kuò)范圍是唯一確定的，而且

25、是連續(xù)的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲區(qū)，但全譯碼法展，不會(huì)產(chǎn)生地址重疊的存儲區(qū)，但全譯碼法對譯碼電路要求較高，如上例中，對譯碼電路要求較高，如上例中，A A1111A A1919共共9 9根根地址線都要參與譯碼。地址線都要參與譯碼。 ( 3)( 3)部分譯碼部分譯碼 部分譯碼即用除片內(nèi)尋址外的高位地址的部分譯碼即用除片內(nèi)尋址外的高位地址的一部分來譯碼產(chǎn)生片選信號。一部分來譯碼產(chǎn)生片選信號。 前例：前例： 4片片2K 8的存儲芯片用全譯碼法構(gòu)成的存儲芯片用全譯碼法構(gòu)成8k 8存儲器，存儲器，需要四個(gè)片選信號，因此只要用兩需要四個(gè)片選信號，因此只要用兩位地址線來譯碼產(chǎn)生。位地址線來譯碼產(chǎn)生

26、。 由于尋址由于尋址8K 8存儲器時(shí)末用到高位地址存儲器時(shí)末用到高位地址A19A13，所以只要，所以只要A12=Al10，而無論，而無論 A19A13取何值，均選中第一片，只要取何值，均選中第一片，只要A12=0，A11=1，而，而無論無論A19A13取何值，均選中第二片，取何值，均選中第二片，。也就是。也就是說，說，8KRAM中的任一個(gè)存儲單元，都對應(yīng)有中的任一個(gè)存儲單元，都對應(yīng)有2（20-13）27個(gè)地址，這種一個(gè)存儲單元出現(xiàn)多個(gè)個(gè)地址，這種一個(gè)存儲單元出現(xiàn)多個(gè)地址的現(xiàn)象稱地址重疊。地址的現(xiàn)象稱地址重疊。 從地址分布來看，這從地址分布來看，這8KB存儲器實(shí)際上占用存儲器實(shí)際上占用了了CPU

27、全部的空間全部的空間(1MB)。每片每片2K8的存儲芯的存儲芯片有片有1M4=256K的地址重疊區(qū)，如下圖所示：的地址重疊區(qū)，如下圖所示：令未用到的高位地址全為令未用到的高位地址全為0，這樣確定的存儲器，這樣確定的存儲器地址稱為基本地址。地址稱為基本地址。 0 1 2 38K 8bit8bit存儲器存儲器0000H07FFH0800H0FFFH1000H17FFH1800H1FFFH 0 1 2 31M 8bit8bit存儲空間存儲空間00000H007FFH00800H00FFFH01000H017FFH01800H01FFFH 0 1 2 300200H027FFH . . .2K2K2K

28、2K2K2K2K2K8Kbit8Kbit.地址重疊區(qū)示意圖地址重疊區(qū)示意圖 本例中本例中8K8K 8 8存儲器的基本地址即存儲器的基本地址即0000000000H H007FFH007FFH。 部分譯碼法部分譯碼法較全譯碼法簡單，但存在地址較全譯碼法簡單，但存在地址重疊區(qū)。在實(shí)際應(yīng)用中，存儲芯片的片選信號重疊區(qū)。在實(shí)際應(yīng)用中，存儲芯片的片選信號可根據(jù)需要選擇上述某種方法或幾種方法并用?？筛鶕?jù)需要選擇上述某種方法或幾種方法并用。 二、二、CPUCPU與主存儲器的連接與主存儲器的連接 1 1主存和主存和CPUCPU之間的硬連接之間的硬連接 主存與主存與CPUCPU的硬連接有三組連線：地址總的硬連接

29、有三組連線：地址總線線(AB)(AB)、數(shù)據(jù)總線、數(shù)據(jù)總線(DB)(DB)和控制總線和控制總線(CB)(CB)，存儲，存儲器地址寄存器器地址寄存器(MAR)(MAR)和存儲器數(shù)據(jù)寄存器和存儲器數(shù)據(jù)寄存器(MDR)(MDR)是主存和是主存和CPUCPU之間的接口。之間的接口。 CPUMARMDR主存容量K字字長n位地址總線K位數(shù)據(jù)總線n位ReadWriteMFC2. DRAM與與CPU的連接的連接 SRAMSRAM或或ROMROM與與CPUCPU的連接都比較簡單，而的連接都比較簡單，而DRAMDRAM由于行、列地址復(fù)用一組引腳由于行、列地址復(fù)用一組引腳, ,所以需用所以需用多路轉(zhuǎn)換器；在行地址中

30、，又要能接人刷新地多路轉(zhuǎn)換器；在行地址中，又要能接人刷新地址，因此也要有多路轉(zhuǎn)換器。它與址，因此也要有多路轉(zhuǎn)換器。它與CPUCPU間的接間的接口電路如圖所示。口電路如圖所示。 刷新計(jì)數(shù)器刷新多路器行/列多路器4161A7.A0RAS CAS WEDin DoutRA7RA0MA7MA0A7A0A15A8A15A0三、三、PCPC機(jī)的存儲器組織機(jī)的存儲器組織 數(shù)據(jù)總線一次能并行傳送的位數(shù)稱數(shù)據(jù)總線一次能并行傳送的位數(shù)稱為總線的數(shù)據(jù)通路寬度，常見的有為總線的數(shù)據(jù)通路寬度，常見的有8 8位、位、1616位、位、3232位、位、6464位位幾種。但大多數(shù)主存儲器幾種。但大多數(shù)主存儲器常采取字節(jié)編址，每

31、次訪存允許讀寫常采取字節(jié)編址，每次訪存允許讀寫8 8位，位，以適應(yīng)對字符類信息的處理。以適應(yīng)對字符類信息的處理。 1 18 8位存儲器接口位存儲器接口 如果數(shù)據(jù)總線為如果數(shù)據(jù)總線為8 8位位( (如微機(jī)系統(tǒng)中的如微機(jī)系統(tǒng)中的PCPC總總線線) )，而主存按字節(jié)編址，則匹配關(guān)系比較簡單。，而主存按字節(jié)編址，則匹配關(guān)系比較簡單。 對于對于8 8位位( (或準(zhǔn)或準(zhǔn)1616位位) )的微處理器，典型的時(shí)的微處理器，典型的時(shí)序安排是占用序安排是占用4 4個(gè)個(gè)CPUCPU時(shí)鐘周期，稱為時(shí)鐘周期，稱為TlTlT4T4，構(gòu)，構(gòu)成一個(gè)總線周期，一個(gè)總線周期中讀寫成一個(gè)總線周期，一個(gè)總線周期中讀寫8 8位。位。

32、2.2.1616位存儲器接口位存儲器接口 對于對于16位的微處理器位的微處理器8086(或或80286)，在，在一個(gè)總線周期內(nèi)可讀寫兩個(gè)字節(jié)，即先送一個(gè)總線周期內(nèi)可讀寫兩個(gè)字節(jié)，即先送出偶地址，然后同時(shí)讀寫這個(gè)偶地址單元出偶地址，然后同時(shí)讀寫這個(gè)偶地址單元和隨后的奇地址單元，用低和隨后的奇地址單元，用低8位數(shù)據(jù)總線傳位數(shù)據(jù)總線傳送偶地址單元的數(shù)據(jù)，用高送偶地址單元的數(shù)據(jù)，用高8位數(shù)據(jù)總線傳位數(shù)據(jù)總線傳送奇地址單元的數(shù)據(jù)，這樣讀寫的字送奇地址單元的數(shù)據(jù)，這樣讀寫的字(16位位)被稱為被稱為規(guī)則字規(guī)則字。 如果讀寫的是如果讀寫的是非規(guī)則字非規(guī)則字，即是從奇地，即是從奇地址開始的字，這時(shí)需要安排兩個(gè)

33、總線周期才址開始的字，這時(shí)需要安排兩個(gè)總線周期才能實(shí)現(xiàn)。能實(shí)現(xiàn)。 為了實(shí)現(xiàn)這樣的傳送、需要將存儲器分為兩為了實(shí)現(xiàn)這樣的傳送、需要將存儲器分為兩個(gè)存儲體，如圖所示。一個(gè)存儲體的地址均為個(gè)存儲體，如圖所示。一個(gè)存儲體的地址均為偶數(shù)，稱為偶地址偶數(shù)，稱為偶地址( (低字節(jié)低字節(jié)) )存儲體，它與低存儲體，它與低8 8位位數(shù)據(jù)線相連；另一個(gè)存儲體的地址均為奇數(shù)，數(shù)據(jù)線相連；另一個(gè)存儲體的地址均為奇數(shù)，稱為奇地址稱為奇地址( (高字節(jié)高字節(jié)) )存儲體與高存儲體與高8 8位數(shù)據(jù)線相位數(shù)據(jù)線相連。連。 80868086微處理器的地址線微處理器的地址線A A1919A A1 1同時(shí)送至兩個(gè)同時(shí)送至兩個(gè)存儲體

34、，存儲體，/BHE(/BHE(高位存儲體高位存儲體) )和最低位地址線和最低位地址線A A0 0用來選擇一個(gè)或兩個(gè)存儲體進(jìn)行數(shù)據(jù)傳送。用來選擇一個(gè)或兩個(gè)存儲體進(jìn)行數(shù)據(jù)傳送。 80868086的存儲器組織的存儲器組織 BHE . . .00001H00003H00005HFFFFH奇存儲體奇存儲體 512KBD15D8 . . .00000H00002H00004HFFFEH偶存儲體偶存儲體 512KBD7D0A0A19A13.323.32位存儲路接口位存儲路接口 3232位微處理器的存儲器系統(tǒng)由位微處理器的存儲器系統(tǒng)由4 4個(gè)存儲體組個(gè)存儲體組成，每個(gè)存儲體的存儲空間為成，每個(gè)存儲體的存儲空間

35、為1GB1GB，存儲體選擇，存儲體選擇通過選擇信號通過選擇信號/ /BEBE0 0、/BE/BE1 1、/BE/BE2 2、/BE/BE3 3實(shí)現(xiàn)。如實(shí)現(xiàn)。如果要傳送一個(gè)果要傳送一個(gè)3232位數(shù)，那么位數(shù)，那么4 4個(gè)存儲體都被選中；個(gè)存儲體都被選中；若要傳送一個(gè)若要傳送一個(gè)1616位數(shù)，則有位數(shù)，則有2 2個(gè)存儲體個(gè)存儲體( (通常是通常是/ /BEBE3 3和和/ /BEBE2 2或或/ /BEBE1 1和和/ /BEBE0 0) )被選中；若傳送的是被選中；若傳送的是8 8位數(shù)，只有一個(gè)存儲體被選中。位數(shù)，只有一個(gè)存儲體被選中。 存儲體存儲體 300000003HFFFFFFFFHD31

36、D24BE3存儲體存儲體 200000002HFFFFFFFEHD23D16BE2存儲體存儲體 100000001HFFFFFFFDHD15D8BE1存儲體存儲體 000000000HFFFFFFFCHD7D0BE03232位微處理器的存儲器組織位微處理器的存儲器組織 4 46464位存儲器接口位存儲器接口 64位微處理器的存儲系統(tǒng)由位微處理器的存儲系統(tǒng)由8個(gè)存儲體組個(gè)存儲體組成，每個(gè)存儲體的存儲空間為成，每個(gè)存儲體的存儲空間為512MB(Pentium)或或8GB(Pentium Pro)，存儲，存儲體選擇通過選擇信號體選擇通過選擇信號BE7BE0實(shí)現(xiàn)。如果要傳實(shí)現(xiàn)。如果要傳送一個(gè)送一個(gè)64位數(shù)那么位數(shù)那么8個(gè)存儲體都被選中；如個(gè)存儲體都被選中；如果要傳送一個(gè)果要傳送一個(gè)32位數(shù)，那么位數(shù)，那么4個(gè)存儲體都被選個(gè)存儲體都被選中；若要傳送一個(gè)中；若要傳送一個(gè)16位數(shù)，則有位數(shù)，則有2個(gè)存儲體被個(gè)存儲體被選中；若傳送的是選中；若傳送的是8位數(shù)，只有一個(gè)存儲體被位數(shù)，只有一個(gè)存儲體被選中。選中。 pentium64位存儲器32位存儲器16位存儲器8位存儲器A31A3BE7BE0字節(jié)選擇邏輯A2 BE3BE0A2 A1BHE BLEA2 A1 A064 64 位微處理器的存儲器組織位微處理器的存儲器組織