《數字電子技術黃瑞祥 第三章習題答案》由會員分享，可在線閱讀，更多相關《數字電子技術黃瑞祥 第三章習題答案（18頁珍藏版）》請在裝配圖網上搜索。

1、第三章 組合邏輯電路思考題與習題參考答案 [題3-1]解：圖P3-1：真值表如表D3-1所示。 表D3-1 輸 入 輸 出 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1

2、 0 0 0 0 0 0 0 0 0 0 0 0 1 1 [題3-2]解：圖P3-2(a)因為 (a) 圖是一位數值比較器 (b) 所以(b)圖是一位全加器 [題3-3]解：圖P3-3：真值表如表D3-2、表D3-3所示 表D3-2 輸 入 輸 出 0 0 0 0 0

3、 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1

4、 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 表D3-3 輸 入 輸 出 0 0 0 0 0 0

5、0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1

6、 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 所以圖P3-3(a)邏輯電路圖是2位二進制數等值比較器，當時，輸出否則 圖P3-3(b)邏輯電路圖是輸入信號A、B、C、D中含有偶數個0時，輸出否則 [題3-4]

7、解：設4變量為A、B、C、D，輸出為F，根據題意，列真值表如表D3-4所示。 表D3-4 輸 入 輸 出 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1

8、 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 0 1 0 0 1 1 0 0 1

9、 0 1 1 0 根據真值表畫卡諾圖如圖D3-1所示。 圖D3-1 先構成，然后構成F 邏輯圖如圖D3-3所示。 圖D3-2 [題3-5]解：設輸入信號為；輸出信號為。根據題意列真值表如表D3-5所示。 表D3-5 輸 入 輸 出 0 1 可以用異或門實現。 邏輯電路圖如圖D3-3所示。

10、 =1 =1 =1 圖D3-3 [題3-6]解：根據題意列真值表如表D3-6所示： 表D3-6 輸 入 輸 出 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1

11、 1 1 1 0 0 1 0 1 0 1 根據真值表畫卡諾圖如圖D3-4所示 圖D3-4 化簡后表達式為： 邏輯圖如圖D3-5所示。 圖D3-5 [題3-7]解：根據題意，有兩輸入，有4輸出 (1)列真值表如表3-7所示： 表D3-7 輸 入 輸 出 0

12、 0 0 1 1 0 1 1 0 0 0 1 0 0 1 1 0 1 1 1 1 1 0 1 根據真值表寫出表達式： 邏輯圖如圖D3-6所示。 圖D3-6 (2) 列真值表如表3-8所示： 表D3-8 輸 入 輸 出 0 0

13、 0 1 1 0 1 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 根據真值表寫出表達式： 邏輯圖如圖D3- 7所示。 圖D3-7 [題3-8]解：根據題意，有4個輸入信號，1個控制信號C，有4輸出。列出真值表如表D3-9所示。 表D3-9 輸 入 輸 出 0 0 0 0

14、 0 0 0 0 0 1 。 。 。 。 。 0 1 0 0 1 0 1 0 1 0 。 。 。 。 。 0 1 1 1 1 1 0 0 0 0 。 。 。 。 。 1 0 1 0 1 。 。 。 。 。 1 1

15、 0 0 1 1 1 0 1 0 。 。 。 。 。 1 1 1 1 1 0 0 1 1 0 1 0 0 。 。 。 。 1 1 0 0 X X X X 。 。 。 。 X X X X 0 0 0 0 。 。 。 。 1 0 0 0

16、 。 。 。 。 1 1 0 0 X X X X X X X X X X X X 根據真值表畫卡諾圖如圖D3-8所示。 圖D3-8 根據卡諾圖寫出表達式： 畫出邏輯圖如圖3-9所示。 圖D3-9 [題3-9]解：根據題意，有4個輸入信號，有1個輸出。 列出真值表如表D3-10所

17、示 表D3-10 輸 入 輸 出 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0

18、 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 1 0 0 x x x x x x 用卡諾圖

19、化簡如圖3-10所示。 圖D3-10 化簡后表達式為： 邏輯電路圖為如圖3-11所示。 圖D3-11 [題3-10]解：根據題意，有5個輸入信號，有3個輸出信號。 根據真值表直接寫出表達式：，,，電路圖如圖D3-12所示。 圖D3-12 [題3-11]解：根據題意，有3個輸入信號，有6個輸出信號。 根據真值表，直接寫表達式： 邏輯電路圖如圖D3-13所示。 圖D3-13 [題3-12]解：根據題意，有

20、4個輸入信號，有1個輸出信號。 列出真值表如表D3-11所示。 輸 入 輸 出 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0

21、0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 0 X X X 1 1 0 1 1

22、x x x 用卡諾圖化簡如圖3-14所示 圖D3-14 表達式為： 電路圖如圖D3-15所示。 圖D3-15 [題3-13]解：根據題意，輸入地址應為6位。設輸入地址碼為，所設計的邏輯電路圖如圖D3-16所示。 圖D3-16 [題3-14]解：設輸入編碼為，輸出編碼為。所設計的邏輯電路圖如圖D3-17所示。

23、 圖D3-17 [題3-15]解：根據74LS151功能真值表作出Y波形圖如圖D3-18所示。 圖D3-18 [題3-16]解： （1）選取A,B,C作為地址選擇輸入端，將函數寫成標準與或式： 邏輯電路圖如圖D3-19所示 圖D3-19 （2）選取A,B,C作為地址選擇輸入端，將函數寫成標準與或式： 邏輯電路圖如圖D3-20所示 圖D3-

24、20 [題3-17]解： 選取A,B作為地址選擇輸入端，將函數寫成標準與或式： 邏輯電路圖如圖D3-21所示 圖D3-21 [題3-18]解：根據題意，設輸入的4未二進制數為,輸出的8421BCD碼為所設計邏輯電路圖如圖D3-22所示。 圖D3-22 [題3-19]解：根據題意，設A,B,C對應編碼輸入， 所設計邏輯電路圖如圖D3-23所示。 圖D3-23 [題3-20]解

25、：根據題意，所設計邏輯電路圖如圖D3-24所示。 圖D3-24 [題3-21]解：根據題意，所設計邏輯電路圖如圖D3-25所示。 圖D3-25 [題3-22]解： （1）有冒險，函數應改為 （2）有冒險，函數應改為 （3）無冒險 （4）有冒險，函數應改為 [題3-23]解： (1)卡諾圖如圖D3-26 圖D3-26 （2）卡諾圖如圖D3-27 圖D3-27 （3）卡諾圖如圖D3-28 圖D3-28 （4）卡諾圖如圖D3-29 圖D3-29