《《數(shù)字邏輯》第二版習(xí)題答案.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字邏輯》第二版習(xí)題答案.doc（44頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第 一 章 1. 什么是模擬信號(hào)？什么是數(shù)字信號(hào)？試舉出實(shí)例。 模擬信號(hào)-----指在時(shí)間上和數(shù)值上均作連續(xù)變化的信號(hào)。例如，溫度、壓力、交流電壓等信號(hào)。 數(shù)字信號(hào)-----指信號(hào)的變化在時(shí)間上和數(shù)值上都是斷續(xù)的，階躍式的，或者說是離散的，這類信號(hào)有時(shí)又稱為離散信號(hào)。例如，在數(shù)字系統(tǒng)中的脈沖信號(hào)、開關(guān)狀態(tài)等。 2. 數(shù)字邏輯電路具有哪些主要特點(diǎn)？ 數(shù)字邏輯電路具有如下主要特點(diǎn)： ●　電路的基本工作信號(hào)是二值信號(hào)。 ●　電路中的半導(dǎo)體器件一般都工作在開、關(guān)狀態(tài)。 ● 電路結(jié)構(gòu)簡單、功耗低、便于集成制造和系列化生產(chǎn)。產(chǎn)品價(jià)格低廉、使用方便、通用性好。

2、 ●　由數(shù)字邏輯電路構(gòu)成的數(shù)字系統(tǒng)工作速度快、精度高、功能強(qiáng)、可靠性好。 3. 數(shù)字邏輯電路按功能可分為哪兩種類型？主要區(qū)別是什么？ 根據(jù)數(shù)字邏輯電路有無記憶功能，可分為組合邏輯電路和時(shí)序邏輯電路兩類。 組合邏輯電路： 電路在任意時(shí)刻產(chǎn)生的穩(wěn)定輸出值僅取決于該時(shí)刻電路輸入值的組合，而與電路過去的輸入值無關(guān)。組合邏輯電路又可根據(jù)輸出端個(gè)數(shù)的多少進(jìn)一步分為單輸出和多輸出組合邏輯電路。 時(shí)序邏輯電路：電路在任意時(shí)刻產(chǎn)生的穩(wěn)定輸出值不僅與該時(shí)刻電路的輸入值有關(guān)，而且與電路過去的輸入值有關(guān)。時(shí)序邏輯電路又可根據(jù)電路中有無統(tǒng)一的定時(shí)信號(hào)進(jìn)一步分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路。 4.

3、最簡電路是否一定最佳？為什么？ 一個(gè)最簡的方案并不等于一個(gè)最佳的方案。最佳方案應(yīng)滿足全面的性能指標(biāo)和實(shí)際應(yīng)用要求。所以，在求出一個(gè)實(shí)現(xiàn)預(yù)定功能的最簡電路之后，往往要根據(jù)實(shí)際情況進(jìn)行相應(yīng)調(diào)整。 5. 把下列不同進(jìn)制數(shù)寫成按權(quán)展開形式。 (1) (4517.239)10 (3) (325.744)8 (2) (10110.0101)2 (4) (785.4AF)16 解答（1）(4517.239)10 = 4103＋5102＋1101＋7100＋210-1＋310-2＋910-3 （2）(10110.0101)2= 124＋122＋121＋12-2＋12-4

4、 （3）(325.744)8 = 382＋281＋580＋78-1＋48-2＋48-3 (4) (785.4AF)16 = 7162＋8161＋5160＋416-1＋1016-2＋1516-3 6.將下列二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。 （1）1110101 (2) 0.110101 (3) 10111.01 解答（1）（1110101）2 = 126＋125＋124＋122＋120 = 64+32+16+4+1 =（117）10 （0 0 1 1 1 0 1 0 1 ）2

5、 （ 1 6 5 ）8 （ 0111 0101 ）2 （ 7 5 ）16 即：（1110101）2 =（117）10 =（165）8 =（75）16 (2) (0.110101) 2 = 12-1＋12-2＋12-4＋12-6 = 0.5+0.25+0.0625+0.015625 =（0.828125）10 （0．1 10 1 0 1 ）2

6、 （0． 6 5 ）8 （ 0.1101 0100 ）2 （ 0. D 4 ）16 即：（0.110101）2 =（0.828125）10 =（0.65）8 =（0.D4）16 （3） （10111. 01）2 =124＋122＋121＋120＋12-2 =16+4+2+1+0.25 =（23. 25）10 （0 1 0 1 1 1. 0 1 0 ）2 （ 2 7 .

7、 2 ）8 （ 0001 0111. 0100 ）2 （ 1 7 . 4 ）16 即：（10111.01）2 =（23.25）10 =（27.2）8 =（17.4）16 7.將下列十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)(精確到小數(shù)點(diǎn)后4位)。 (1) 29 (2) 0.27 (3) 33.33 解答(1) （29）10 = 24+23+22+20 = (11101)2 = ( 011 101 )2 = (35)8 = (0001 11

8、01 )2 = (1D)16 (2) (0.27)10 ≈　2-2+2-6　 =　(0.010001)2 = ( 0.010 001 )2 = (0.21 )8 = ( 0.0100 0100 )2 = (0.44)16 （3） （33.33）10 =（？）2 =（？）8 =（？）16 即：（33.33）10 =（100001.0101）2 = (41.24)8 = (21.5)16 8.如何判斷一個(gè)二進(jìn)制正整數(shù)B=b6b5b4b3b2b1b0能否被(4)10 整除？ 解答 B = b6 b5 b4 b3 b

9、2 b1 b0 = b6 26+b5 25+b4 24+b323 +b222+ b1 21+b020 =( b6 24+b5 23+b4 22+b321 +b2) 22 + b1 21+b020 可見，只需b1=b0=0即可。 9.寫出下列各數(shù)的原碼、反碼和補(bǔ)碼。 (1) 0.1011 (2) –10110 解答(1) 由于0.1011為正數(shù)，所以有 原碼 = 補(bǔ)碼 = 反碼 = 0.1011 （2）由于真值= -10110 為負(fù)數(shù)，所以有 原碼 = 1 1 0 1 1

10、 0 （符號(hào)位為1，數(shù)值位與真值相同） 反碼 = 1 0 1 0 0 1 （符號(hào)位為1，數(shù)值位為真值的數(shù)值位按位變反）補(bǔ)碼 = 1 0 1 0 1 0 （符號(hào)位為1，數(shù)值位為真值的數(shù)值位按位變反，末位加1） 10.已知［N］補(bǔ)=1.0110，求［N］原，［N］反和N。 解答 [N] 反碼 = 1.0101 （補(bǔ)碼的數(shù)值位末位減1） [N] 原碼 = 1.1010 （反碼的數(shù)值位按位變反） N = -0.1010 （原碼的符號(hào)位1用“-”表示） 11.將下列余3碼轉(zhuǎn)換成十進(jìn)制數(shù)和2421碼。 (1) 011010000

11、011 (2) 01000101.1001 解答 （1）（ 0110 1000 0011）余3碼 =350）10 =（0011 1011 0000）2421 (2) ( 0100 0101.1001) 余3碼 =(12.6)10 =(0001 0010.1100)2421 12. 試用8421碼和格雷碼分別表示下列各數(shù)。 (1) (111110)2 (2) (1100110)2 解答(1) (111110)2 = (62) 10 = (0110 0010) 8421 = (100001) Gray (

12、2) (1100110)2 = (102) 10 = (0001 0000 0010) 8421 = (1010101) Gray 第 二 章 1 假定一個(gè)電路中，指示燈F和開關(guān)A、B、C的關(guān)系為 F=(A+B)C 試畫出相應(yīng)電路圖。 解答 電路圖如圖1所示。

13、 圖1  2 用邏輯代數(shù)的公理、定理和規(guī)則證明下列表達(dá)式： (1) (2) (3) (4) 解答 (1) 證明如下 (2) 證明如下 (3) 證明如下 （4）證明如下 3 用真值表驗(yàn)證下列表達(dá)式：

14、(1) (2)  解答 (1) 真值表證明如表1所示。 表1 A B A+B 0 0 0 0 1 0 0 0 0 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 0 0 1 0 0 (2) 真值表證明如表2所示。 表2 A B AB A+B 0 0 1 0 1 0 0 0 0

15、1 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 1 0 0 4 求下列函數(shù)的反函數(shù)和對(duì)偶函數(shù)： (1) (2) (3) (4) 解答 (1) (2) (3) (4) 5 回答下列問題： (1) 如果已知X + Y 和 X + Z的邏輯值相同,那么Y 和 Z的邏輯值一定相同。正確嗎?為什么? (2) 如果已知XY和XZ

16、的邏輯值相同,那么那么Y 和 Z的邏輯值一定相同。正確嗎?為什么? (3)如果已知X + Y 和 X + Z的邏輯值相同,且XY和XZ的邏輯值相同，那么Y = Z。正確嗎?為什么? (4) 如果已知X+Y 和 XY的邏輯值相同,那么X 和Y的邏輯值一定相同。正確嗎?為什么?  解答 (1) 錯(cuò)誤。因?yàn)楫?dāng)X=1時(shí)，Y≠Z同樣可以使等式X + Y = X + Z成立。 (2) 錯(cuò)誤。因?yàn)楫?dāng)X=0時(shí)，Y≠Z同樣可以使等式XY = XZ成立。 (3) 正確。因?yàn)槿鬥≠Z，則當(dāng)X=0時(shí)，等式X + Y = X + Z不可能成立；當(dāng)X=1時(shí)，等式XY = XZ不可能成立；僅當(dāng)Y=Z時(shí)，

17、才能使X+Y = X+Z和 XY = XZ同時(shí)成立。 (4) 正確。 因?yàn)槿鬥≠Y，則X+Y=1，而 XY=0，等式X + Y = XY 不成立。 6 用代數(shù)法求出下列邏輯函數(shù)的最簡“與-或”表達(dá)式。 (1) (2) (3) (4)  解答（1） （2） （3） （4） 7． 將下列邏輯函數(shù)表示成“最小項(xiàng)之和”形式及“最大項(xiàng)之積”的簡寫形式。 (1) (2)  解答 （1） （2） 8 用卡諾圖化簡法求出下列邏輯函數(shù)的最簡“與-或”表達(dá)式和最簡

18、“或-與”表達(dá)式。 (1) (2) (3) 解答（1）函數(shù) 的卡諾圖如圖2所示。 A CD 00 01 11 10 10 11 01 00 1 1 1 1 1 1 1 1 1 1 1 1 10 圖2 (最簡與-或式) （最簡或-與式） （2）函數(shù)的卡諾圖如圖3所示。 AB CD 00 01 11 10 10 11 01 00 1 1 1 1 1 1 1 1

19、1 1 1 1 10 圖3 F(A,B,C,D) = B + D （既是最簡與-或式，也是最簡或-與式） (3)函數(shù) 的卡諾圖如圖4所示。 AB CD 00 01 11 10 10 11 01 00 1 1 1 1 1 1 1 10 圖4 (最簡與 - 或式)

20、 (最簡或-與式) 9 用卡諾圖判斷函數(shù)F(A，B，C，D)和G(A，B，C，D)有何關(guān)系? (1) (2) 解答（1）作出函數(shù)F和G的卡諾圖分別如圖5、圖6所示。 00 01 11 10 1 1 1 1 1 1 1 1 CD AB AB CD 00 01 11 10 10 11 01 00 1 1 1 1 1 1 1 1 10 00 01 11 10 10 圖5

21、 圖6 由卡諾圖可知， F和G互為反函數(shù)，即： （2）作出函數(shù)F和G的卡諾圖分別如圖7、圖8所示。 AB CD 00 01 11 10 10 11 01 00 1 1 1 1 1 1 1 1 10 AB CD 00 01 11 10 10 11 01 00 1 1 1 1 1 1 1 1 10 圖7 圖8 由卡諾圖可知， F和G相等，即： 10 某函數(shù)的卡諾圖如圖9所示 .

22、 圖9 (1) 若，當(dāng)a取何值時(shí)能得到最簡的“與-或”表達(dá)式? (2) a和b各取何值時(shí)能得到最簡的“與-或”表達(dá)式?  解答(1)當(dāng)時(shí)，令a=1,b=0能得到最簡“與-或”表達(dá)式： （3項(xiàng)） (2) 當(dāng)a=1,b=1時(shí)，能得到最簡的“與-或”表達(dá)式：  （3項(xiàng)） 11 用列表法化簡邏輯函數(shù) 解答 或者 第 三 章 9. 圖1(a)所示為三態(tài)門組成的總線換向開關(guān)電路，其中，A 、B為信號(hào)輸入端，分別送兩個(gè)頻率不同的信號(hào)；EN為換向控制端，控制電平波形如圖(b)所示 。試畫出Y1、Y2的波形。

23、 圖1 電路圖及有關(guān)信號(hào)波形 解答 圖中， EN=0： Y1 = , Y2 = ； EN=1： Y1 = , Y2 = 。據(jù)此，可做出Y1、Y2的波形圖如圖2所示。 圖 2 10. 試畫出實(shí)現(xiàn)如下功能的CMOS電路圖。 (1)  (2) (3)  解答（1）實(shí)現(xiàn) 的CMOS電路圖如圖3所示。

24、 圖3 （2）實(shí)現(xiàn)的CMOS電路圖如圖4所示。 圖4 （3）實(shí)現(xiàn)的CMOS電路圖如圖5所示。 圖5 11. 出下列五種邏輯門中哪幾種的輸出可以并聯(lián)使用。 (1) TTL集電極開路門； (2) 普通具有推拉式輸出的TTL與非門； (3) TTL三態(tài)輸出門； (4) 普通CMOS門； (5) CMOS三態(tài)輸出門。 解答上述五種邏輯門中，TTL集電極開路門、TTL三態(tài)輸出門和CMOS三態(tài)輸出門的輸出可以并聯(lián)使用。 12．用

25、與非門組成的基本R-S觸發(fā)器和用或非門組成的基本R-S觸發(fā)器在邏輯功能上有什么區(qū)別? 解答 與非門組成的基本R-S觸發(fā)器功能為： R=0,S=0，狀態(tài)不定（不允許出現(xiàn)）； R=0,S=1, 置為0狀態(tài)； R=1,S=0, 置為1狀態(tài)； R=1,S=1，狀態(tài)不變 。 或非門組成的基本R-S觸發(fā)器功能為： R=0,S=0，狀態(tài)不變 ； R=0,S=1, 置為1狀態(tài)； R=1,S=0, 置為0狀態(tài)； R=1,S=1，狀態(tài)不定（不允許出現(xiàn)）。 13．在圖6(a)所示的D觸發(fā)器電路中，若輸入端D的波形如圖6(b)所示，試畫出輸出端Q的波形(設(shè)觸發(fā)器初態(tài)為0)。

26、 圖6 電路圖及有關(guān)波形 解答 根據(jù)D觸發(fā)器功能和給定輸入波形，可畫出輸出端Q的波形如圖7所示。 圖7 14. 已知輸入信號(hào)A和B的波形如圖8(a)所示，試畫出圖8 (b)、( c)中兩個(gè)觸發(fā)器Q端的輸出波形，設(shè)觸發(fā)器初態(tài)為0。 圖8 信號(hào)波形及電路 解答 根據(jù)給定輸入波形和電路圖，可畫出兩個(gè)觸發(fā)器Q端的輸出波形QD、QT如圖9所示。 圖9 輸出波形圖 15. 設(shè)圖10 (a)所示電路的初始狀

27、態(tài)Q1 = Q2 = 0，輸入信號(hào)及CP端的波形如圖10(b)所示，試畫出Q1、Q2的波形圖。  圖10 電路及有關(guān)波形 解答 根據(jù)給定輸入波形和電路圖，可畫出兩個(gè)觸發(fā)器輸出端Q1、Q2的波形如圖11所示。 圖11 16 試用T觸發(fā)器和門電路分別構(gòu)成D觸發(fā)器和J-K觸發(fā)器。 解答 (1)采用次態(tài)方程聯(lián)立法，分別寫出T觸發(fā)器和D觸發(fā)器的次態(tài)方程如下： T觸發(fā)器的次態(tài)方程： D觸發(fā)器的次態(tài)方程：

28、 比較上述兩個(gè)方程可得 ，據(jù)此可畫出用T觸發(fā)器和一個(gè)異或門構(gòu)成D觸發(fā)器的電路圖如圖12（a）所示。 （1） 采用次態(tài)方程聯(lián)立法，分別寫出T觸發(fā)器和JK觸發(fā)器的次態(tài)方程如下： T觸發(fā)器的次態(tài)方程： JK觸發(fā)器的次態(tài)方程： 比較上述兩個(gè)方程可得 ，據(jù)此可畫出用T觸發(fā)器和三個(gè)邏輯門構(gòu)成JK觸發(fā)器的電路圖如圖12（b）所示。 圖 12 第 四 章 1． 分析圖1所示的組合邏輯電路，說明電路功能，并畫出其簡化

29、邏輯電路圖。 圖1 組合邏輯電路 解答 根據(jù)給定邏輯電路圖寫出輸出函數(shù)表達(dá)式 用代數(shù)法簡化輸出函數(shù)表達(dá)式 由簡化后的輸出函數(shù)表達(dá)式可知，當(dāng)ABC取值相同時(shí)，即為000或111時(shí)，輸出函數(shù)F的值為1，否則F的值為0。故該電路為“一致性電路”。 實(shí)現(xiàn)該電路功能的簡化電路如圖2所示。 圖2 2.分析圖3所示的邏輯電路，要求： (1) 指出在哪些輸入取值下，輸出F的值為1。 (2) 改用異或門實(shí)現(xiàn)該電

30、路的邏輯功能。  圖3 組合邏輯電路 解答分析給定邏輯電路，可求出輸出函數(shù)最簡表達(dá)式為 當(dāng)ABC取值000、011、101、110時(shí)，輸出函數(shù)F的值為1； 用異或門實(shí)現(xiàn)該電路功能的邏輯電路圖如圖4所示。 圖4 3．析圖5所示組合邏輯電路，列出真值表，并說明該電路的邏輯功能。 = 1 = 1 = 1 A W B C D X Y Z . . .

31、 圖5 組合邏輯電路 解答①寫出電路輸出函數(shù)表達(dá)式如下： 列出真值表如表1所示: 表1 ABCD WXYZ ABCD WXYZ 0000 0001 0010 0011 0100 0101 0110 0111 0000 0001 0011 0010 0110 0111 0101 0100 1000

32、 1001 1010 1011 1100 1101 1110 1111 1100 1101 1111 1110 1010 1011 1001 1000 由真值表可知，該電路的功能是將四位二進(jìn)制碼轉(zhuǎn)換成Gray碼。 4．設(shè)計(jì)一個(gè)組合電路，該電路輸入端接收兩個(gè)2位二進(jìn)制數(shù)A=A2A1,B=B2B1。當(dāng)A＞B時(shí)，輸出Z=1，否則Z=0。  解答 根據(jù)比較兩數(shù)大小的法則，可寫出輸出函數(shù)表達(dá)式為 根據(jù)所得輸出函數(shù)表達(dá)式，可畫出邏輯電路圖如圖6所示。

33、 圖6 5．設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將1位十進(jìn)制數(shù)的余3碼轉(zhuǎn)換成2421碼。 解答 設(shè)1位十進(jìn)制數(shù)的余3碼為ABCD,相應(yīng)2421碼為WXYZ,根據(jù)余3碼和2421碼的編碼法則，可作出真值表如表2所示。 表 2 ABCD WXYZ ABCD WXYZ 0000 0001 0010 0011 0100 0101 0110 0111 dddd dddd dddd 0000 0001 0010 0011 0100 1

34、000 1001 1010 1011 1100 1101 1110 1111 1011 1100 1101 1110 1111 dddd dddd dddd 由真值表可寫出輸出函數(shù)表達(dá)式為 化簡后可得： 邏輯電路圖如圖7所示。 圖7

35、 6．假定X=AB代表一個(gè)2位二進(jìn)制數(shù)，試設(shè)計(jì)滿足如下要求的邏輯電路： (1) Y=X2 (2) Y=X3(Y也用二進(jìn)制數(shù)表示。)  解答 假定AB表示一個(gè)兩位二進(jìn)制數(shù)，設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)平方器。 由題意可知，電路輸入、輸出均為二進(jìn)制數(shù)，輸出二進(jìn)制數(shù)的值是輸入二進(jìn)制數(shù)AB的平方。由于兩位二進(jìn)制數(shù)能表示的最大十進(jìn)制數(shù)為3，3的平方等于9，表示十進(jìn)制數(shù)9需要4位二進(jìn)制數(shù)，所以該電路應(yīng)有4個(gè)輸出。假定用WXYZ表示輸出的4位二進(jìn)制數(shù)，根據(jù)電路輸入、輸出取值關(guān)系可列出真值表如表3所示。 表3 A B W X Y Z 0

36、0 0 1 1 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1 由真值表可寫出電路的輸出函數(shù)表達(dá)式為 根據(jù)所得輸出函數(shù)表達(dá)式，可畫出用與非門實(shí)現(xiàn)給定功能的邏輯電路圖如圖8所示。 圖8 假定AB表示一個(gè)兩位二進(jìn)制數(shù)，設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)立方器。 由題意可知，電路輸入、輸出均為二進(jìn)制數(shù)，輸出二進(jìn)制數(shù)的值是輸入二進(jìn)制數(shù)AB的立方。由于兩位二進(jìn)制數(shù)能表示的最大十進(jìn)制數(shù)為3，3的立方等于27，表示十進(jìn)制數(shù)27需要5位二進(jìn)制數(shù)，所以該電路應(yīng)有5個(gè)輸出。假定用TWXYZ表示輸出的5位二進(jìn)制

37、數(shù)，根據(jù)電路輸入、輸出取值關(guān)系可列出真值表如表4所示。 表4 A B T W X Y Z 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 1 0 1 1 由真值表可寫出電路的輸出函數(shù)表達(dá)式為 根據(jù)所得輸出函數(shù)表達(dá)式，可畫出用與非門實(shí)現(xiàn)給定功能的邏輯電路圖如圖9所示。 圖9 7．用與非門設(shè)計(jì)一個(gè)組合電路，該電路輸入為1位十進(jìn)制數(shù)的2421碼，當(dāng)輸入的數(shù)字為素?cái)?shù)時(shí)，輸出F為1，否則F為0。  解答 設(shè)一位十進(jìn)制數(shù)的2421碼用A

38、BCD表示，由題意可知，當(dāng)ABCD表示的十進(jìn)制數(shù)字為2、3、5、7時(shí)，輸出F為1，否則為0。據(jù)此，可寫出輸出函數(shù)表達(dá)式為 F(A,B,C,D)=∑m(2,3,11,13)+∑d(5～10) 經(jīng)化簡變換后，可得到最簡與非表達(dá)式為  邏輯電路圖如圖10所示。 圖10 8．設(shè)計(jì)一個(gè)“四舍五入”電路。該電路輸入為1位十進(jìn)制數(shù)的8421碼，當(dāng)其值大于或等于5時(shí)，輸出F的值為1，否則F的值為0。 解答 根據(jù)題意，可列出真值表如表5所示。 表5 A B C D F

39、0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 ┇ 1 1 1 1 0 0 0 0 0 1 1 1 1 1 d ┇ d 由真值表可寫出輸出函數(shù)表達(dá)式為 F(A,B,C,D)=∑m(5~9)+∑d(10~15) 經(jīng)化簡變換后，可得到最簡與非表達(dá)式為  邏輯電路圖如圖11所示。

40、 圖11 9．設(shè)計(jì)一個(gè)檢測電路，檢測4位二進(jìn)制碼中1的個(gè)數(shù)是否為偶數(shù)。若為偶數(shù)個(gè)1， 則輸出為1，否則輸出為0。  解答 假定采用異或門實(shí)現(xiàn)給定功能，設(shè)輸入的四位代碼用B4B3BB1表示，輸出函數(shù)用F表示，根據(jù)題意和異或運(yùn)算的規(guī)則，可直接寫出輸出函數(shù)表達(dá)式為  邏輯電路圖如圖12所示。  圖12 10．設(shè)計(jì)一個(gè)加/減法器，該電路在M控制下進(jìn)行加、減運(yùn)算。當(dāng)M=0時(shí)，實(shí)現(xiàn)全加器功能；當(dāng)M=1時(shí)，實(shí)現(xiàn)全減器功能。  解答 設(shè)： A-----被加數(shù)/被減數(shù)

41、 B-----加數(shù)/減數(shù) C-----來自低位的進(jìn)位輸入 /來自低位的借位輸入 F-----本位“和”/本位“差” G-----向高位的“進(jìn)位” /向高位的“進(jìn)位” 根據(jù)題意，可列出真值表如表6所示。 M ABC F G M ABC F G 0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 1 000 1 001 1 010 1 01

42、1 1 100 1 101 1 110 1 111 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 由真值表可寫出輸出函數(shù)表達(dá)式： M=0: F( A，B，C) = ∑m(1,2,4,7) G ( A，B，C) = ∑m(3,5,6,7) M=1: F( A，B，C) = ∑m(1,2,4,7) G ( A，B，C) = ∑m(1,2,3,7) 經(jīng)化簡變換后，可得函數(shù)表達(dá)式如下： 根據(jù)邏輯表達(dá)式，可作出邏輯電路圖如圖13所示。

43、 圖 13 11．在輸入不提供反變量的情況下，用與非門組成電路實(shí)現(xiàn)下列函數(shù)： (1)  (2)  解答 變換如下： 邏輯電路圖如圖14所示。 圖14 變換如下： 邏輯電路圖如圖15所示。 圖15 12．下列函數(shù)描述的電路是否可能發(fā)生競爭?競爭結(jié)果是否會(huì)產(chǎn)生險(xiǎn)象?在什么情況下產(chǎn)生險(xiǎn)象?若產(chǎn)生險(xiǎn)象，試用增加冗余項(xiàng)的方法消除。 (1)  (2)  (3) 解答 因?yàn)檫壿嫳磉_(dá)式 中沒有以互補(bǔ)形式出現(xiàn)的邏輯變量，故不會(huì)

44、發(fā)生競爭。 因?yàn)檫壿嫳磉_(dá)式中有邏輯變量A以互補(bǔ)形式出現(xiàn)，故會(huì)發(fā)生競爭。但由于不論BCD取何值，表達(dá)式都不會(huì)變成 或者的形式，所以不會(huì)產(chǎn)生險(xiǎn)象。 因?yàn)檫壿嫳磉_(dá)式中有邏輯變量A以互補(bǔ)形式出現(xiàn)，故會(huì)發(fā)生競爭。由于BC=11時(shí)，表達(dá)式會(huì)變成的形式，所以BC=11時(shí)會(huì)產(chǎn)生險(xiǎn)象。增加冗余項(xiàng)后的表達(dá)式: 習(xí) 題 五  1. 簡述時(shí)序邏輯電路與組合邏輯電路的主要區(qū)別。  解答組合邏輯電路:若邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出值僅僅取決于該時(shí)刻各輸入值的組合，而與過去的輸入值無關(guān)，則稱為組合邏輯電路。組合電路具有如下特征： ① 由邏輯門電路組成

45、，不包含任何記憶元件； ② 信號(hào)是單向傳輸?shù)?，不存在任何反饋回路? 時(shí)序邏輯電路:若邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出信號(hào)不僅與電路該時(shí)刻的輸入信號(hào)有關(guān)，還與電路過去的輸入信號(hào)有關(guān)，則稱為時(shí)序邏輯電路。時(shí)序邏輯電路具有如下特征： 電路由組合電路和存儲(chǔ)電路組成，具有對(duì)過去輸入進(jìn)行記憶的功能； 電路中包含反饋回路，通過反饋使電路功能與“時(shí)序”相關(guān)； 電路的輸出由電路當(dāng)時(shí)的輸入和狀態(tài)(過去的輸入)共同決定。 2. 作出與表1所示狀態(tài)表對(duì)應(yīng)的狀態(tài)圖。  表1 狀態(tài)表 現(xiàn)態(tài) y2 y1 次態(tài) y2 ( n+1) y1(

46、n+1) /輸出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 A B C D B/0 B/0 C/0 A/0 B/0 C/1 B/0 A/1 A/1 A/0 D/0 C/0 B/0 D/1 A/0 C/0 解答 根據(jù)表1所示狀態(tài)表可作出對(duì)應(yīng)的狀態(tài)圖如圖1所示。 圖1 3. 已知狀態(tài)圖如圖2所示，輸入序列為x=11010010，設(shè)初始狀態(tài)為A，求狀態(tài)和輸出響應(yīng)序列。  圖 2 解答狀態(tài)響應(yīng)序列：A A B C

47、 B B C B 輸出響應(yīng)序列：0 0 0 0 1 0 0 1 4. 分析圖3所示邏輯電路。假定電路初始狀態(tài)為“00”，說明該電路邏輯功能 。  圖 3 解答 根據(jù)電路圖可寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式為 根據(jù)輸出函數(shù)、激勵(lì)函數(shù)表達(dá)式和JK觸發(fā)器功能表可作出狀態(tài)表如表2所示，狀態(tài)圖如圖4所示。 現(xiàn)態(tài) y2 y1 次態(tài) y2( n+1)y1(n+1)/輸出Z x=0 x=1 00 01

48、 10 11 00/0 00/0 00/0 00/0 01/1 11/0 11/0 11/1 表2 圖4 由狀態(tài)圖可知，該電路為“111…”序列檢測器。 5. 分析圖5所示同步時(shí)序邏輯電路，說明該電路功能。  圖5 邏輯電路圖 解答 根據(jù)電路圖可寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式為 根

49、據(jù)輸出函數(shù)、激勵(lì)函數(shù)表達(dá)式和D觸發(fā)器功能表可作出狀態(tài)表如表3所示，狀態(tài)圖如圖6所示。 現(xiàn)態(tài) y2 y1 次態(tài) y2( n+1)y1(n+1)/輸出Z x=0 x=1 00 01 10 11 01/0 11/0 01/0 00/1 11/1 00/0 11/0 01/0 表3 圖6 由狀態(tài)圖可知，該電路是一個(gè)三進(jìn)制可逆計(jì)數(shù)器(又稱模3可逆計(jì)數(shù)器)，當(dāng)x=0時(shí)實(shí)現(xiàn)加1計(jì)數(shù)，當(dāng)x=1時(shí)實(shí)現(xiàn)減1計(jì)數(shù)。 6. 分析圖7所示邏輯電路，說明該電路功能。

50、  圖7 邏輯電路圖 解答 根據(jù)電路圖可寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式為 根據(jù)輸出函數(shù)、激勵(lì)函數(shù)表達(dá)式和JK觸發(fā)器功能表可作出狀態(tài)表如表4所示，狀態(tài)圖如圖8所示。 現(xiàn)態(tài) y2 y1 次態(tài) y2( n+1)y1(n+1)/輸出Z x=0 x=1 00 01 10 11 01/0 10/0 11/0 00/1 11/1 00/0 01/0 10/1 表4

51、 圖8 由狀態(tài)圖可知，該電路是一個(gè)模四可逆計(jì)數(shù)器。當(dāng)x=0時(shí)實(shí)現(xiàn)加1計(jì)數(shù)，輸出Z為進(jìn)位信號(hào)；當(dāng)x=1時(shí)實(shí)現(xiàn)減1計(jì)數(shù), 輸出Z為借位信號(hào)。 7 .作出“0101”序列檢測器的Mealy型狀態(tài)圖和Moore型狀態(tài)圖。典型輸入、輸出 序列如下。  輸入x: 1 1 0 1 0 1 0 1 0 0 1 1 輸出Z： 0 0 0 0 0 1 0 1 0 0 0 0 解答 根據(jù)典型輸入、輸出序列,可作出“0101”序列檢

52、測器的Mealy型狀態(tài)圖和Moore型狀態(tài)圖分別如圖9、圖10所示. 圖9 Mealy型狀態(tài)圖 圖10 Moore型狀態(tài)圖 8 . 設(shè)計(jì)一個(gè)代碼檢測器，該電路從輸入端x串行輸入余3碼(先低位后高位)，當(dāng)出現(xiàn)非法數(shù)字時(shí)，電路輸出Z為1，否則輸出為0。試作出Mealy型狀態(tài)圖。  解答 根據(jù)題意，可作出Mealy型狀態(tài)圖如圖11所示。 圖11 9. 化簡表5所示原始狀態(tài)表。  現(xiàn)態(tài) 次態(tài)/

53、輸出Z x=0 x=1 A B C D E F G B/0 A/0 F/0 A/0 A/0 C/0 A/0 C/0 F/0 G/0 C/0 A/1 E/0 B/1 表5 原始狀態(tài)表 解答 根據(jù)狀態(tài)等效判斷法則，可利用隱含表求出狀態(tài)等效對(duì)（A,B）(A,D)(B,D)(C,F)(E,G)； 最大等效類為{A,B,D}、{CF}、{E,G}； 令 A,B,D} →a、{CF}→b、{E,G}→c,可得最簡狀態(tài)表如表6所示。 現(xiàn)態(tài) 次態(tài)/輸出Z x=0 x=1 a b c a/

54、0 b/0 a/0 b/0 c/0 a/1 表6 最簡狀態(tài)表 10. 化簡表7所示不完全確定原始狀態(tài)表。  現(xiàn)態(tài) 次態(tài)/輸出Z x=0 x=1 A B C D E D/d A/1 d/d A/0 B/1 C/0 E/d E/1 C/0 C/d 表7 原始狀態(tài)表 解答 根據(jù)狀態(tài)相容判斷法則，可利用隱含表求出狀態(tài)相容對(duì)（A,B）、(A,D)、(C,E)、(B,C

55、)、(B,E)； 利用覆蓋閉合表可求出最小閉覆蓋為{A,B}、{A,D}、{B,C,E}； 令 { A,B} →a、{A,D}→b、{B,C,E}→c,可得最簡狀態(tài)表如表8所示。 現(xiàn)態(tài) 次態(tài)/輸出Z x=0 x=1 a b c b/1 b/0 a/1 c/0 c/0 c/1 表 8 11. 按照相鄰法編碼原則對(duì)表9進(jìn)行狀態(tài)編碼。  現(xiàn)態(tài) 次態(tài)/輸出Z x=0 x=1 A B C D A/0 C/

56、0 D/1 B/1 B/0 B/0 C/0 A/0 表9 狀態(tài)表  解答 給定狀態(tài)表中有4個(gè)狀態(tài)，狀態(tài)編碼時(shí)需要兩位二進(jìn)制代碼。根據(jù)相鄰編碼法， 應(yīng)滿足AB相鄰、BC相鄰、CD相鄰。設(shè)狀態(tài)變量為y2y1，令y2y1取值00表示A, 01表示B, 10表示D. 11表示C,可得二進(jìn)制狀態(tài)表如表10所示。 現(xiàn) 態(tài) y2y1 次態(tài)y2(n+1)y1(n+1)/輸出Z x=0 x=1 00 01 11 10 00

57、/0 11/0 10/1 01/1 01/0 01/0 11/0 00/0 表10 12. 分別用D、T、JK觸發(fā)器作為同步時(shí)序電路的存儲(chǔ)元件，實(shí)現(xiàn)表11 所示二進(jìn)制狀態(tài)表的功能。試寫出激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式，比較采用哪種觸發(fā)器可使電路最簡。 現(xiàn) 態(tài) y2y1 次態(tài)y2(n+1)y1(n+1)/輸出Z x=0 x=1 00 01 11 10 01/0 11/0 10/1 00/1 10/0 10/0 01/0

58、 11/1 表11 狀態(tài)表 解答 根據(jù)二進(jìn)制狀態(tài)表和D觸發(fā)器激勵(lì)表，可求出激勵(lì)函數(shù)和輸出函數(shù)最簡表達(dá)式為 根據(jù)二進(jìn)制狀態(tài)表和T觸發(fā)器激勵(lì)表，可求出激勵(lì)函數(shù)和輸出函數(shù)最簡表達(dá)式為 根據(jù)二進(jìn)制狀態(tài)表和JK觸發(fā)器激勵(lì)表，可求出激勵(lì)函數(shù)和輸出函數(shù)最簡表達(dá)式為

59、 比較所得結(jié)果可知，采用JK觸發(fā)器電路最簡單。 13. 已知某同步時(shí)序電路的激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式為 試求出改用JK觸發(fā)器作為存儲(chǔ)元件的最簡電路。 解答 根據(jù)激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式，可作出狀態(tài)表如表12所示。 現(xiàn) 態(tài) y2y1 次態(tài)y2(n+1)y1(n+1) 輸出 Z x=0 x=1 00 01 11 10

60、00 00 11 11 00 01 00 11 0 0 1 1 表12 狀態(tài)表 根據(jù)二進(jìn)制狀態(tài)表和JK觸發(fā)器激勵(lì)表，可求出激勵(lì)函數(shù)和輸出函數(shù)最簡表達(dá)式為 根據(jù)激勵(lì)函數(shù)和輸出函數(shù)最簡表達(dá)式,可作出邏輯電路圖如圖12所示。 圖12 14 設(shè)計(jì)一個(gè)能對(duì)兩個(gè)二進(jìn)制數(shù)X2 = x21,x22,…,x2n 和X1 = x11,x12,…,x1n進(jìn)行比較的同步時(shí)序電路，其中，X2、X1串行地輸入到電路的x2、x1輸入端。比

61、較從x21、x11開始，依次進(jìn)行到x2n、x1n。電路有兩個(gè)輸出Z2和Z1，若比較結(jié)果X2>X1,則Z2為1，Z1為0；若X2< X1,則Z2為0，Z1為1；若X2 = X1，則Z2和Z1都為1。要求用盡可能少的狀態(tài)數(shù)作出狀態(tài)圖和狀態(tài)表，并用盡可能少的邏輯門和觸發(fā)器(采用JK觸發(fā)器)實(shí)現(xiàn)其功能。  解答 假定采用Moore型電路實(shí)現(xiàn)給定功能，并設(shè)電路初始狀態(tài)為A , 狀態(tài)B表示X2X1，根據(jù)題意，可作出最簡狀態(tài)圖如圖13所示，相應(yīng)狀態(tài)表如表13所示。 圖13 現(xiàn) 態(tài)

62、 次 態(tài) 輸出 Z2 Z1 x2x1=00 x2x1=01 x2x1=10 x2x1=11 A B C A B C B B C C B C A B C 11 01 10 表 13 給定狀態(tài)表中有3個(gè)狀態(tài)，狀態(tài)編碼時(shí)需要兩位二進(jìn)制代碼。設(shè)狀態(tài)變量為y2y1，令y2y1取值00表示A, 01表示B, 10表示C. 11為多余狀態(tài),令多余狀態(tài)下輸入x2x1為01進(jìn)入B，為10進(jìn)入C,為00或11進(jìn)入A,可得

63、二進(jìn)制狀態(tài)表如表14所示。 現(xiàn) 態(tài) y2y1 次 態(tài) y2（n+1）y1(n+1) 輸出 Z2 Z1 x2x1=00 x2x1=01 x2x1=10 x2x1=11 00 01 10 11 00 01 10 00 01 01 10 01 10 01 10 10 00 01 10 00 11 01 10 00 表14 根據(jù)二進(jìn)制狀態(tài)表和JK觸發(fā)器激勵(lì)表，可求出激勵(lì)函數(shù)和輸出函數(shù)最簡表達(dá)式為

64、 根據(jù)激勵(lì)函數(shù)和輸出函數(shù)最簡表達(dá)式,可畫出邏輯電路圖如圖14所示。 圖 14 15. 用T觸發(fā)器作為存儲(chǔ)元件，設(shè)計(jì)一個(gè)采用8421碼的十進(jìn)制加1計(jì)數(shù)器。  解答 根據(jù)題意，設(shè)狀態(tài)變量用y3y2y1y0表示，可直接作出二進(jìn)制狀態(tài)圖如圖15所示，相應(yīng)狀態(tài)表如表15所示。 圖15 表15 y3y2y1y0

65、y3(n+1)y2(n+1)y1(n+1)y0(n+1) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 ┋ 1111 0001 0010 0011 0100 0101 0110 0111 1000 1001 0000 dddd ┋ dddd 根據(jù)二進(jìn)制狀態(tài)表和T觸發(fā)器激勵(lì)表，可求出激勵(lì)函數(shù)最簡表達(dá)式為 根據(jù)激勵(lì)函數(shù)最簡表達(dá)式,可畫出邏輯電路圖如圖16所示。 圖16