《微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計課件：chap5 存儲器系統(tǒng)》由會員分享，可在線閱讀，更多相關(guān)《微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計課件：chap5 存儲器系統(tǒng)（63頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計1 1第第5 5章章 存儲器系統(tǒng)存儲器系統(tǒng)8學(xué)時學(xué)時微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計2 2第第5 5章章 存儲器系統(tǒng)存儲器系統(tǒng)5.1 存儲器件的分類存儲器件的分類（掌握）（掌握）按存儲介質(zhì)分類按存儲介質(zhì)分類按讀寫策略分類按讀寫策略分類5.2 半導(dǎo)體存儲芯片的基本結(jié)構(gòu)與性能指標(biāo)半導(dǎo)體存儲芯片的基本結(jié)構(gòu)與性能指標(biāo)（掌握）（掌握）隨機(jī)存取存儲器隨機(jī)存取存儲器只讀存儲器只讀存儲器存儲器芯片的性能指標(biāo)存儲器芯片的性能指標(biāo)5.3 存儲系統(tǒng)的層次結(jié)構(gòu)存儲系統(tǒng)的層次結(jié)構(gòu)（掌握）（掌握）存儲系統(tǒng)的分層管理存儲系統(tǒng)的分

2、層管理虛擬存儲器與地址映射虛擬存儲器與地址映射現(xiàn)代計算機(jī)的多層次存儲體系現(xiàn)代計算機(jī)的多層次存儲體系5.4 主存儲器設(shè)計技術(shù)主存儲器設(shè)計技術(shù)（掌握）（掌握）存儲芯片選型存儲芯片選型存儲芯片的組織形式存儲芯片的組織形式地址譯碼技術(shù)地址譯碼技術(shù)存儲器接口設(shè)存儲器接口設(shè)計計 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計5.1 5.1 存儲器分類存儲器分類n1.1.內(nèi)存儲器和外存儲器來分類內(nèi)存儲器和外存儲器來分類u內(nèi)存儲器內(nèi)存儲器 半導(dǎo)體存儲器半導(dǎo)體存儲器u外存儲器外存儲器 磁存儲器和光存儲器磁存儲器和光存儲器 n2.2.按存儲載體材料分類按存儲載體材料分類u半導(dǎo)體材料半導(dǎo)體材料 半

3、導(dǎo)體存儲器：半導(dǎo)體存儲器：TTLTTL型、型、MOSMOS型型、ECLECL型、型、I I2 2L L型等型等u磁性材料磁性材料 磁帶存儲器、軟磁盤存儲器和硬磁帶存儲器、軟磁盤存儲器和硬磁盤存儲器等磁盤存儲器等u光介質(zhì)材料光介質(zhì)材料 CD-ROM CD-ROM、DVDDVD等等3 3微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計存儲器分類存儲器分類n3.3.按存儲器的讀寫功能分類按存儲器的讀寫功能分類 u讀寫存儲器讀寫存儲器RAM RAM、只讀存儲器、只讀存儲器ROMROMn4.4.按數(shù)據(jù)存儲單元的尋址方式分類按數(shù)據(jù)存儲單元的尋址方式分類u隨機(jī)存取存儲器隨機(jī)存取存儲器RAM

4、RAM、順序存取存儲器順序存取存儲器SAM SAM、直接存直接存取存儲器取存儲器DAM DAM n5.5.按半導(dǎo)體器件原理分類按半導(dǎo)體器件原理分類u晶體管邏輯存儲器晶體管邏輯存儲器TTL TTL、發(fā)射極耦合存儲器發(fā)射極耦合存儲器ECL ECL、單單極性器件存儲器極性器件存儲器MOSMOSn6.6.按存儲原理分類按存儲原理分類 u隨機(jī)存取存儲器隨機(jī)存取存儲器RAM RAM、僅讀存儲器、僅讀存儲器ROMROMn7.7.按數(shù)據(jù)傳送方式分類按數(shù)據(jù)傳送方式分類 u并行存儲器并行存儲器PMPM、串行存儲器、串行存儲器SMSM4 4微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計5.1.1

5、存儲器分類存儲器分類雙極型：雙極型：MOS型型掩膜掩膜ROM 一次性可編程一次性可編程PROM紫外線可擦除紫外線可擦除EPROM 電可擦除電可擦除E2PROM 快閃存儲器快閃存儲器FLASH易失性易失性 存儲器存儲器非易失非易失性存儲性存儲器器靜態(tài)靜態(tài)SRAM 動態(tài)動態(tài)DRAM存取速度快，但集成度低，一般用存取速度快，但集成度低，一般用于大型計算機(jī)或高速微機(jī)的于大型計算機(jī)或高速微機(jī)的Cache；速度較快，集成度較低，速度較快，集成度較低，一般用于對速度要求高、一般用于對速度要求高、而容量不大的場合（而容量不大的場合（Cache）集成度較高但存取速度集成度較高但存取速度較低，一般用于需較大較低，

6、一般用于需較大容量的場合（主存）。容量的場合（主存）。半導(dǎo)體半導(dǎo)體存儲器存儲器磁介質(zhì)存儲器磁介質(zhì)存儲器 磁帶磁帶、軟磁盤、硬磁盤（軟磁盤、硬磁盤（DA、RAID）光介質(zhì)存儲器光介質(zhì)存儲器 只讀型、一次寫入型、多次寫入型只讀型、一次寫入型、多次寫入型 5 5按存儲器介質(zhì)按存儲器介質(zhì)微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計5.1.2 按按不同的讀寫策略不同的讀寫策略分類分類1 1數(shù)據(jù)訪問方式數(shù)據(jù)訪問方式u并行存儲器并行存儲器(Parallel Memory)u串行存儲器串行存儲器(Serial Memory)2 2數(shù)據(jù)存取順序數(shù)據(jù)存取順序 1.隨機(jī)存取隨機(jī)存?。ㄖ苯哟嫒。?/p>

7、直接存?。┛砂吹刂冯S機(jī)訪問；可按地址隨機(jī)訪問；訪問時間與地址無關(guān)；訪問時間與地址無關(guān)；2.順序存取順序存取(先進(jìn)先出先進(jìn)先出)FIFO、隊列、隊列(queue)3.堆棧存儲堆棧存儲先進(jìn)后出先進(jìn)后出(FILO)/后進(jìn)先出后進(jìn)先出(LIFO)；向下生成和向上生成；向下生成和向上生成；實棧頂實棧頂SS、堆棧指針、堆棧指針SP；6 6微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計堆棧的生成方式堆棧的生成方式7 7微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計堆棧建立與操作示例堆棧建立與操作示例堆棧堆棧段起段起始地始地址址棧底棧底及及初始初始棧頂棧頂（a）向下生成堆棧

8、）向下生成堆棧的建立及初始化的建立及初始化（b）入棧操作入棧操作（實棧頂）（實棧頂）棧頂棧頂（c）出棧操作出棧操作（實棧頂）（實棧頂）地址地址 存儲單元存儲單元10200H10202H10204H10206H10208H1020AH1020CH10230H 00 11 SS 10 20 SP初值初值 00 30棧頂棧頂PUSH AX 12 34PUSH BX 1A B110200H10202H10204H10206H10208H1022CH1022EH10230H 00 11 SS 10 20 SP 00 30棧棧底底堆棧堆棧段起段起始地始地址址12 341A B1 00 2E 00 2CPO

9、P AXPOP BX10200H10202H10204H10206H10208H1022CH 1A B11022EH 12 3410230H 00 11 SS 10 20 SP 00 2C(棧底棧底)堆棧堆棧段起段起始地始地址址00 2E 00 30 1A B1 12 348/428 8微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計5 5.2.2 半導(dǎo)體存儲器結(jié)構(gòu)半導(dǎo)體存儲器結(jié)構(gòu)n地址譯碼器：接收來自地址譯碼器：接收來自CPUCPU的的n n位地址，經(jīng)譯碼后產(chǎn)生位地址，經(jīng)譯碼后產(chǎn)生2 2n n個地址選擇信個地址選擇信號，實現(xiàn)對片內(nèi)存儲單元的選址號，實現(xiàn)對片內(nèi)存儲單元的選址n控

10、制邏輯電路：接收片選信號控制邏輯電路：接收片選信號CSCS及來自及來自CPUCPU的讀的讀/寫控制信號，形成芯寫控制信號，形成芯片內(nèi)部控制信號，控制數(shù)據(jù)的讀出和寫入。片內(nèi)部控制信號，控制數(shù)據(jù)的讀出和寫入。n數(shù)據(jù)緩沖器：寄存來自數(shù)據(jù)緩沖器：寄存來自CPUCPU的寫入數(shù)據(jù)或從存儲體內(nèi)讀出的數(shù)據(jù)。的寫入數(shù)據(jù)或從存儲體內(nèi)讀出的數(shù)據(jù)。n存儲體：存儲體是存儲芯片的主體，由基本存儲元按照一定的排列規(guī)存儲體：存儲體是存儲芯片的主體，由基本存儲元按照一定的排列規(guī)律構(gòu)成律構(gòu)成9 9地地址址譯譯碼碼器器存儲存儲矩陣矩陣數(shù)數(shù)據(jù)據(jù)緩緩沖沖器器012n-101m控制控制邏輯邏輯CSR/Wn位位地址地址m位位數(shù)據(jù)數(shù)據(jù)微處理

11、器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計讀讀 寫寫 控控 制制 邏邏 輯輯R/WCE數(shù)數(shù)據(jù)據(jù)緩緩沖沖 器器（三（三 態(tài)態(tài) 雙雙 向）向）d0d1dN-1D0D1DN-15.2.1 RAM芯片的組成與結(jié)構(gòu)（一）芯片的組成與結(jié)構(gòu)（一）1.該該RAM芯片外部共有地址線芯片外部共有地址線 L 根，數(shù)據(jù)線根，數(shù)據(jù)線 N 根；根；2.該類芯片內(nèi)部采用該類芯片內(nèi)部采用單譯碼（字譯碼）單譯碼（字譯碼）方式，基本存儲單元排列成方式，基本存儲單元排列成M*N的長方矩陣，且有的長方矩陣，且有M=2L的關(guān)系成立；的關(guān)系成立；字線字線0字線字線M-10,00,N-1M-1,0M-1,N-1地地址址譯譯

12、碼碼器器a0a1aM-1A0A1AL-1地地址址寄寄存存器器D0DN-1位位線線0位位線線N-1存儲芯片容量標(biāo)為存儲芯片容量標(biāo)為“M*N”（bit）D0DN-1地址線地址線數(shù)據(jù)線數(shù)據(jù)線控制線控制線1010微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計RAM芯片的組成與結(jié)構(gòu)（二）芯片的組成與結(jié)構(gòu)（二）1.該該RAM芯片外部共有地址線芯片外部共有地址線 2n 根，數(shù)據(jù)線根，數(shù)據(jù)線 1 根；根；2.該類芯片內(nèi)部一般采用該類芯片內(nèi)部一般采用雙譯碼（復(fù)合譯碼、重合選擇）雙譯碼（復(fù)合譯碼、重合選擇）方式，基本存儲方式，基本存儲單元排列成單元排列成N*N 的正方矩陣，且有的正方矩陣，且有M

13、=22n=N2 的關(guān)系成立；的關(guān)系成立；0,00,N-1N-1,0N-1,N-1D0D0DN-1DN-1Y0YN-1Y 地地 址址 譯譯 碼碼 器器Y 地地 址址 寄寄 存存 器器AnAn+1A2n-1X地地址址譯譯碼碼器器X0X1XN-1A0A1An-1X地地址址寄寄存存器器DD數(shù)數(shù)據(jù)據(jù)緩緩沖沖 器器（三（三 態(tài)態(tài) 雙雙 向）向）D0讀寫控制讀寫控制存儲芯片容量標(biāo)為存儲芯片容量標(biāo)為“M*1”（bit）數(shù)據(jù)線數(shù)據(jù)線控制線控制線地址線地址線11 11微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計靜態(tài)靜態(tài)RAM的六管基本存儲單元的六管基本存儲單元集成度低，但速度快，價格集成度低，

14、但速度快，價格高，常用做高，常用做Cache。1.T1和和T2組成一個雙穩(wěn)態(tài)組成一個雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。觸發(fā)器，用于保存數(shù)據(jù)。T3和和T4為負(fù)載管。為負(fù)載管。2.如如A點為數(shù)據(jù)點為數(shù)據(jù)D，則，則B點點為數(shù)據(jù)為數(shù)據(jù)/D。T1T2ABT3T4+5VT5T63.行選擇線有效（高電行選擇線有效（高電 平）平）時，時，A、B處的數(shù)據(jù)信處的數(shù)據(jù)信息通過門控管息通過門控管T5和和T6送送至至C、D點。點。行選擇線行選擇線CD列選擇線列選擇線T7T8I/OI/O4.列選擇線有效（高電列選擇線有效（高電 平）平）時，時，C、D處的數(shù)據(jù)信處的數(shù)據(jù)信息通過門控管息通過門控管T7和和T8送送至芯片的數(shù)據(jù)引腳至

15、芯片的數(shù)據(jù)引腳I/O。1212微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計動態(tài)動態(tài)RAM的單管基本存儲單元的單管基本存儲單元集成度高，但速度較慢，集成度高，但速度較慢，價格低，一般用作主存。價格低，一般用作主存。行選擇線行選擇線T1B存存儲儲電電容容CA列選列選擇線擇線T2I/O1.電容上存有電荷時，表示存儲電容上存有電荷時，表示存儲數(shù)據(jù)數(shù)據(jù)A為邏輯為邏輯1；2.行選擇線有效時，數(shù)據(jù)通過行選擇線有效時，數(shù)據(jù)通過T1送至送至B處；處；3.列選擇線有效時，數(shù)據(jù)通過列選擇線有效時，數(shù)據(jù)通過T2送至芯片的數(shù)據(jù)引腳送至芯片的數(shù)據(jù)引腳I/O；4.為防止存儲電容為防止存儲電容C放電導(dǎo)致數(shù)

16、放電導(dǎo)致數(shù)據(jù)丟失，必須定時進(jìn)行刷新；據(jù)丟失，必須定時進(jìn)行刷新；5.動態(tài)刷新時行選擇線有效，而動態(tài)刷新時行選擇線有效，而列選擇線無效。（刷新是逐行列選擇線無效。（刷新是逐行進(jìn)行的。）進(jìn)行的。）刷新放大器刷新放大器1313微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計靜態(tài)靜態(tài)RAM芯片的引腳特性芯片的引腳特性 6264 VCC WE CE2 A8 A9 A11 OE A10 CE1 I/O7 I/O6 I/O5 I/O4 I/O3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15

17、NC A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND A0A12 I/O0I/O12 CE1 CE2 WE OE 地址線 雙向數(shù)據(jù)線 片選線1 片選線2 寫允許線 讀允許線 從三總線的角度看：從三總線的角度看：1.地址線數(shù)目地址線數(shù)目A、數(shù)據(jù)、數(shù)據(jù)線數(shù)目線數(shù)目D與芯片容量與芯片容量（MN）直接相關(guān)：）直接相關(guān)：2A=MD=N2.控制信號應(yīng)包括：控制信號應(yīng)包括：片選信號和讀片選信號和讀/寫信號寫信號所以，所以，6264容量：容量：21388K8可見可見6264為為RAM芯片芯片714/421414微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入

18、式系統(tǒng)設(shè)計 產(chǎn)品出廠時存的全是產(chǎn)品出廠時存的全是1 1，用，用戶可一次性寫入，即把某些戶可一次性寫入，即把某些1 1改為改為0 0。但只能。但只能一次編程一次編程。存儲單元多采用存儲單元多采用熔絲熔絲低低熔點金屬或多晶硅。寫入時熔點金屬或多晶硅。寫入時設(shè)法在熔絲上通入較大的電設(shè)法在熔絲上通入較大的電流將熔絲燒斷。流將熔絲燒斷。編程時編程時VCC和和字線電壓提高字線電壓提高5.2.2 可編程只讀存儲器可編程只讀存儲器PROM1515微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計紫外線可擦除紫外線可擦除ROM(UVEPROM)擦除：用紫外線或擦除：用紫外線或X X射線射線擦除。需

19、擦除。需20302030分鐘。分鐘。缺點：需要兩個缺點：需要兩個MOSMOS管；管；編程電壓偏高；編程電壓偏高；P P溝道管的溝道管的開關(guān)速度低。開關(guān)速度低。浮柵上電荷可長期保存浮柵上電荷可長期保存在在125125環(huán)境溫度下，環(huán)境溫度下，70%70%的電荷能保存的電荷能保存1010年以上。年以上。1616微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計寫入（寫寫入（寫0 0）擦除（寫擦除（寫1 1）讀出讀出 特點：擦除和寫入均利用隧道效應(yīng)。特點：擦除和寫入均利用隧道效應(yīng)。浮柵與漏區(qū)間的氧化物層極薄（浮柵與漏區(qū)間的氧化物層極薄（2020納米以下），納米以下），稱為隧道區(qū)。當(dāng)隧道區(qū)

20、電場大于稱為隧道區(qū)。當(dāng)隧道區(qū)電場大于107V/cm107V/cm時隧道時隧道區(qū)雙向?qū)?。區(qū)雙向?qū)?。電可擦除的電可擦除的ROM(EEPROM)1717微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計2727系列系列EPROMEPROM芯片管腳排列芯片管腳排列nA0A15為地址線nO0O7為數(shù)據(jù)線uVPP是編程電壓輸入端，編程時一般接是編程電壓輸入端，編程時一般接12.5V左右的編程電壓。正常讀出時，左右的編程電壓。正常讀出時，VPP接工作電源接工作電源u 是輸出允許是輸出允許,通常連接內(nèi)存讀信號通常連接內(nèi)存讀信號OEu 為片選信號和編程脈沖為片選信號和編程脈沖輸入端的復(fù)用管腳，

21、在讀出操作時是片輸入端的復(fù)用管腳，在讀出操作時是片選信號，在編程時是編程脈沖輸入端。選信號，在編程時是編程脈沖輸入端。編程時，應(yīng)在該管腳上加一個編程時，應(yīng)在該管腳上加一個50ms50ms左右左右的的TTLTTL負(fù)脈沖負(fù)脈沖PGM/CE1818微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計UV-EPROMUV-EPROM操作真值表操作真值表VPP 功能HXX等待（未選中）XHX輸出禁止LLX讀出數(shù)據(jù)LHVPP 編程寫入XHVPP 編程驗證HHVPP 編程禁止PGM/CEOE1919微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計快閃存儲器快閃存儲器(Flash

22、Memory)（1 1）寫入利用雪崩注入法。）寫入利用雪崩注入法。源極接地；漏極接源極接地；漏極接6V6V；控制；控制柵柵12V12V脈沖，寬脈沖，寬10 10 s s。（2 2）擦除用隧道效應(yīng)。）擦除用隧道效應(yīng)。控制柵接地；源極接控制柵接地；源極接12V12V脈脈沖，寬為沖，寬為100ms100ms。因為片內(nèi)。因為片內(nèi)所有疊柵管的源極都連在所有疊柵管的源極都連在一起，所以一個脈沖就可一起，所以一個脈沖就可擦除全部單元。擦除全部單元。（3 3）讀出：源極接地，字線為）讀出：源極接地，字線為5V5V邏輯高電平。邏輯高電平。2020微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計F

23、LASH存儲器n原理上原理上：FLASH屬于屬于ROM型，但可隨時改寫信息型，但可隨時改寫信息n功能上功能上：FLASH相當(dāng)于相當(dāng)于RAMn特點：特點：可按字節(jié)、區(qū)塊（可按字節(jié)、區(qū)塊（Sector）或頁面（）或頁面（Page）進(jìn)行擦除）進(jìn)行擦除和編程操作和編程操作快速頁面寫入：先將頁數(shù)據(jù)寫入頁緩存，再在內(nèi)部邏輯快速頁面寫入：先將頁數(shù)據(jù)寫入頁緩存，再在內(nèi)部邏輯的控制下，將整頁數(shù)據(jù)寫入相應(yīng)頁面的控制下，將整頁數(shù)據(jù)寫入相應(yīng)頁面由內(nèi)部邏輯控制寫入操作，提供編程結(jié)束狀態(tài)由內(nèi)部邏輯控制寫入操作，提供編程結(jié)束狀態(tài)具有在線系統(tǒng)編程能力具有在線系統(tǒng)編程能力具有軟件和硬件保護(hù)能力具有軟件和硬件保護(hù)能力內(nèi)部設(shè)有命令

24、寄存器和狀態(tài)寄存器內(nèi)部設(shè)有命令寄存器和狀態(tài)寄存器內(nèi)部可以自行產(chǎn)生編程電壓（內(nèi)部可以自行產(chǎn)生編程電壓（VPP），所以只用），所以只用VCC供電供電2121微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計28F25628F256芯片引腳功能芯片引腳功能:A0A16：地址輸入線，片內(nèi)有地址：地址輸入線，片內(nèi)有地址鎖存器，在寫入周期時，地址被鎖存鎖存器，在寫入周期時，地址被鎖存DQ0DQ7：數(shù)據(jù)輸入：數(shù)據(jù)輸入/輸出線輸出線 ：片選，低電平有效：片選，低電平有效CE ：輸出允許輸入線，低電平有效：輸出允許輸入線，低電平有效OE VCC：工作電源：工作電源 VPP：擦除：擦除/編程電源，當(dāng)

25、其為高壓編程電源，當(dāng)其為高壓12.0V時，才時，才能向指令寄存器中寫入數(shù)據(jù)。當(dāng)能向指令寄存器中寫入數(shù)據(jù)。當(dāng)VPP 物理地址物理地址MMU地址映射表地址映射表程序空間、邏程序空間、邏輯地址空間輯地址空間實存空間、硬件實存空間、硬件地址空間地址空間分頁分頁映射映射2929微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計分頁技術(shù)：分頁技術(shù)：頁的大小固定；頁的大小固定；虛擬地址到物理地址；虛擬地址到物理地址；分段技術(shù)：分段技術(shù)：段的大小可變；段的大小可變；邏輯地址到物理地址；邏輯地址到物理地址；3030微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計5.3.3現(xiàn)代計算機(jī)

26、的四級存儲結(jié)構(gòu)現(xiàn)代計算機(jī)的四級存儲結(jié)構(gòu)CPU內(nèi)部高速內(nèi)部高速電子線路電子線路(如如觸發(fā)器觸發(fā)器)一級：在一級：在CPU內(nèi)部內(nèi)部二級：在二級：在CPU外部外部 一般為靜態(tài)隨一般為靜態(tài)隨機(jī)存儲器機(jī)存儲器SRAM。一般為半導(dǎo)體存儲器，也稱為短期存一般為半導(dǎo)體存儲器，也稱為短期存儲器；解決讀寫儲器；解決讀寫速度速度問題；問題；包括磁盤（中期存儲包括磁盤（中期存儲器）、磁帶、光盤器）、磁帶、光盤（長期存儲）等；（長期存儲）等；解決存儲解決存儲容量容量問題；問題；其中：其中：cache-主存結(jié)構(gòu)解決主存結(jié)構(gòu)解決高速度與低成本高速度與低成本的矛盾；的矛盾；主存主存-輔存結(jié)構(gòu)利用虛擬存儲器解決輔存結(jié)構(gòu)利用虛擬

27、存儲器解決大容量與低成本大容量與低成本的矛盾；的矛盾；3131寄存器寄存器 Cache 主存主存 輔存輔存微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計現(xiàn)代計算機(jī)中的多級存儲器體系結(jié)構(gòu)現(xiàn)代計算機(jī)中的多級存儲器體系結(jié)構(gòu)3232微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計3333微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計一一寄存器組寄存器組u特點：讀寫速度快但數(shù)量較少；其數(shù)量、長度以及使用方特點：讀寫速度快但數(shù)量較少；其數(shù)量、長度以及使用方法會影響指令集的設(shè)計。法會影響指令集的設(shè)計。u組成：一組彼此獨立的組成：一組彼此獨立的Reg，或小規(guī)

28、模半導(dǎo)體存儲器。，或小規(guī)模半導(dǎo)體存儲器。uRISC：設(shè)置較多：設(shè)置較多Reg，并依靠編譯器來使其使用最大化。，并依靠編譯器來使其使用最大化。二二Cache高速小容量高速小容量(幾十千到幾兆字節(jié)幾十千到幾兆字節(jié))；借助硬件管理對程序員透明；借助硬件管理對程序員透明；命中率與失效率命中率與失效率；3434存儲器分層結(jié)構(gòu)存儲器分層結(jié)構(gòu)微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計cache的功效的功效設(shè)設(shè)cache 的存取時間為的存取時間為tc，命中率為，命中率為h，主存的存取時，主存的存取時間為間為tm，則平均存取時間，則平均存取時間：ta=tc h+tm(1-h)?！纠纠?.

29、1】某微機(jī)存儲器系統(tǒng)由一級某微機(jī)存儲器系統(tǒng)由一級cache 和主存組成和主存組成。已知主存的存取時間為。已知主存的存取時間為80 ns，cache 的存取時間的存取時間為為6 ns，cache的命中率為的命中率為85%，試求該存儲系統(tǒng)的，試求該存儲系統(tǒng)的平均存取時間。平均存取時間。ta=6 ns85%+80 ns(1-85%)=5.1+12=17.1 nscache的命中率與的命中率與cache 的大小、替換算法、程序的大小、替換算法、程序特性等因素有關(guān)。特性等因素有關(guān)。cache未命中時未命中時CPU還需要訪問主存，這時反而延還需要訪問主存，這時反而延長了存取時間。長了存取時間。3535微處

30、理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計存儲器分層結(jié)構(gòu)存儲器分層結(jié)構(gòu)三三主（內(nèi)）存主（內(nèi)）存u編址方式：字節(jié)編址編址方式：字節(jié)編址u信息存放方式：大信息存放方式：大/小端系統(tǒng)小端系統(tǒng)、對齊方式對齊方式四四輔（外）存輔（外）存u信息以文件信息以文件(file)的形式存放，按塊為單位的形式存放，按塊為單位進(jìn)行存取。進(jìn)行存取。u虛擬存儲技術(shù)虛擬存儲技術(shù)3636微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計Little endian3737微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計不同寬度數(shù)據(jù)的存儲方式不同寬度數(shù)據(jù)的存儲方式按整數(shù)邊界按整數(shù)邊

31、界對齊對齊存儲存儲可可以保證以保證訪存指令的速度訪存指令的速度按按任意任意邊界邊界對齊對齊存儲存儲可可以保證存儲空間以保證存儲空間的的利用利用3838微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計Cache技術(shù)和虛擬存儲器技術(shù)技術(shù)和虛擬存儲器技術(shù)相同點：相同點：n 以存儲器訪問的以存儲器訪問的局部性局部性為基礎(chǔ)；為基礎(chǔ)；n 采用的調(diào)度策略類似；采用的調(diào)度策略類似；n 對用戶都是透明的；對用戶都是透明的；不同點：不同點：n劃分的信息塊的長度不同；劃分的信息塊的長度不同；nCache技術(shù)由硬件實現(xiàn)，而虛擬存儲器技術(shù)由硬件實現(xiàn)，而虛擬存儲器由由OS的存儲管理軟件輔助硬件的存儲管理軟

32、件輔助硬件實現(xiàn)；實現(xiàn)；39/42CacheCache塊：塊：8 86464字節(jié)字節(jié)虛擬存儲器塊：虛擬存儲器塊：512512幾十幾十K K個字節(jié)個字節(jié)3939微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計5.4 5.4 主存儲器設(shè)計技術(shù)主存儲器設(shè)計技術(shù)n 確定類型確定類型 根據(jù)不同應(yīng)用場合的特點確定采用何種類型的芯片，如考慮選用根據(jù)不同應(yīng)用場合的特點確定采用何種類型的芯片，如考慮選用SRAM還是還是DRAM，是否需要，是否需要E2PROM、FLASH等等；等等；n 確定具體型號及數(shù)量確定具體型號及數(shù)量根據(jù)容量、價格、速度、功耗等要求確定芯片的具體型號和根據(jù)容量、價格、速度、功耗

33、等要求確定芯片的具體型號和數(shù)量數(shù)量40405.4.1 存儲芯片選型存儲芯片選型 思考：若要求擴(kuò)展思考：若要求擴(kuò)展64K容量的內(nèi)存，以下幾種選擇哪種最優(yōu)？容量的內(nèi)存，以下幾種選擇哪種最優(yōu)？64K*1的芯片數(shù)量的芯片數(shù)量N(64K*8)/(64K*1)1*8片片;8K*8的芯片數(shù)量的芯片數(shù)量N(64K*8)/(8K*8)8*1片；片；16K*4的芯片數(shù)量的芯片數(shù)量N(64K*8)/(16K*4)4*2片；片；顯然，芯片的顯然，芯片的種類和數(shù)量種類和數(shù)量應(yīng)越少越好；在芯片數(shù)量相同應(yīng)越少越好；在芯片數(shù)量相同的情況下應(yīng)考慮總線的負(fù)載能力和系統(tǒng)連接的復(fù)雜性。的情況下應(yīng)考慮總線的負(fù)載能力和系統(tǒng)連接的復(fù)雜性。

34、從總線負(fù)載和系統(tǒng)連接來看，第一種選擇較好。從總線負(fù)載和系統(tǒng)連接來看，第一種選擇較好。微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計5.4.2 內(nèi)（主）存儲器的基本結(jié)構(gòu)內(nèi)（主）存儲器的基本結(jié)構(gòu)存儲芯片存儲芯片存儲模塊存儲模塊存儲體存儲體 進(jìn)行進(jìn)行位擴(kuò)展位擴(kuò)展 以實現(xiàn)按字節(jié)編以實現(xiàn)按字節(jié)編址的結(jié)構(gòu)址的結(jié)構(gòu) 進(jìn)行進(jìn)行字?jǐn)U展字?jǐn)U展 以滿足總?cè)萘恳詽M足總?cè)萘康囊蟮囊蟠鎯w、地址譯碼、存儲體、地址譯碼、數(shù)據(jù)緩沖和讀寫控制數(shù)據(jù)緩沖和讀寫控制 位擴(kuò)展位擴(kuò)展：因每個字的位數(shù)不夠而擴(kuò)展數(shù)據(jù)輸出線的數(shù)目；：因每個字的位數(shù)不夠而擴(kuò)展數(shù)據(jù)輸出線的數(shù)目；字?jǐn)U展字?jǐn)U展：因總的字?jǐn)?shù)不夠而擴(kuò)展地址輸入線的

35、數(shù)目，所以也稱因總的字?jǐn)?shù)不夠而擴(kuò)展地址輸入線的數(shù)目，所以也稱為地址擴(kuò)展；為地址擴(kuò)展；并行存儲器、多端口并行存儲器、多端口存儲器、相聯(lián)存儲器等存儲器、相聯(lián)存儲器等4141微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計存儲芯片的位擴(kuò)展存儲芯片的位擴(kuò)展64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OA0 A15R/WCSD0D7等效為等效為64K*8A0 A15D0 D7R/WCS用用64K1bit的芯片擴(kuò)展實現(xiàn)的芯片擴(kuò)展實現(xiàn)64KB存儲器存儲器 進(jìn)行位擴(kuò)展時，模塊中所有芯片的進(jìn)行位擴(kuò)展時，模塊中所有芯

36、片的地址線和控制線互連地址線和控制線互連形成整個模塊的地址線和控制線，而各芯片的形成整個模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位數(shù)據(jù)線并列（位線擴(kuò)展）線擴(kuò)展）形成整個模塊的數(shù)據(jù)線（形成整個模塊的數(shù)據(jù)線（8bit寬度）。寬度）。42/424242微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計存儲芯片的字?jǐn)U展存儲芯片的字?jǐn)U展用用8K8bit的芯片擴(kuò)展實現(xiàn)的芯片擴(kuò)展實現(xiàn)64KB存儲器存儲器64K*8A0 A15D0 D7R/WCS等效為等效為A0 A12R/WD0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D

37、07CS1 CS1 8K*8D07CS 3-8譯譯碼碼器器Y0Y1Y7A13 A14 A15 進(jìn)行字?jǐn)U展時，模塊中所有芯片的進(jìn)行字?jǐn)U展時，模塊中所有芯片的地址線、控制線和數(shù)地址線、控制線和數(shù)據(jù)線互連據(jù)線互連形成整個模塊的低位地址線、控制線和數(shù)據(jù)線形成整個模塊的低位地址線、控制線和數(shù)據(jù)線，CPU的高位地址線（擴(kuò)展的字線）被用來譯碼以形成對各個芯的高位地址線（擴(kuò)展的字線）被用來譯碼以形成對各個芯片的選擇線片的選擇線 片選線片選線。4343微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計存儲芯片的字、位同時擴(kuò)展存儲芯片的字、位同時擴(kuò)展用用16K4bit的芯片擴(kuò)展實現(xiàn)的芯片擴(kuò)展實現(xiàn)64

38、KB存儲器存儲器16K*416K*4A0 A13R/WD0 D3D4 D724譯碼器譯碼器A15A14CS64K*8A0 A15D0 D7R/WCS等效為等效為16K*416K*416K*416K*416K*416K*4 首先對首先對芯片芯片分組進(jìn)分組進(jìn)行位擴(kuò)展行位擴(kuò)展，以實現(xiàn)按字以實現(xiàn)按字節(jié)編址；節(jié)編址；其次設(shè)其次設(shè)計個芯片組計個芯片組的的片選進(jìn)行片選進(jìn)行字?jǐn)U展字?jǐn)U展，以，以滿足容量要滿足容量要求；求；4444微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計并行存儲器并行存儲器4545微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計4體交叉存儲器體交叉存儲器片

39、選及字選譯片選及字選譯碼有什么特點？碼有什么特點？4646微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計在在下下圖所示的低位多體交叉存儲器中，圖所示的低位多體交叉存儲器中，若若處理器要訪問的處理器要訪問的字地址為以下十進(jìn)制數(shù)值，試問該存儲器比單體存儲器的平字地址為以下十進(jìn)制數(shù)值，試問該存儲器比單體存儲器的平均訪問速率提高多少均訪問速率提高多少(忽略初啟時的延時忽略初啟時的延時)？(a)1，2，3，4，100(b)2，4，6，8，200(c)3，6，9，12，300 4747 （a）4個存儲體訪問可以交個存儲體訪問可以交叉進(jìn)行，訪問速率可達(dá)到單體叉進(jìn)行，訪問速率可達(dá)到單體存儲器

40、的存儲器的4 倍。倍。（b）2個存儲體訪問可以交個存儲體訪問可以交叉進(jìn)行，訪問速率可達(dá)到單體叉進(jìn)行，訪問速率可達(dá)到單體存儲器的存儲器的2倍。倍。微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計雙端口存儲器雙端口存儲器4848微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計相聯(lián)（聯(lián)想）存儲器相聯(lián)（聯(lián)想）存儲器4949微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計5.4.3 兩級物理地址譯碼方案讀讀/寫控制信號、數(shù)據(jù)寫控制信號、數(shù)據(jù)寬度指示信號、傳送寬度指示信號、傳送方式指示信號，等方式指示信號，等5050微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系

41、統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 假設(shè)某系統(tǒng)地址總線寬度為假設(shè)某系統(tǒng)地址總線寬度為20 bit，現(xiàn)需要將，現(xiàn)需要將0C0000H 0CFFFFH地址范圍劃分為地址范圍劃分為8個同樣大小的地址空間，提供給個同樣大小的地址空間，提供給總線上的總線上的8個模塊，試設(shè)計相應(yīng)的譯碼電路。個模塊，試設(shè)計相應(yīng)的譯碼電路。模塊模塊A19 A16A15A14A13A12A0地址空間地址空間(范圍范圍)1100000111111111111100000000000000C1FFFH0C0000H1100001111111111111100000000000000C3FFFH0C2000H110001011111111111

42、1100000000000000C5FFFH0C4000H1100011111111111111100000000000000C7FFFH0C6000H1100100111111111111100000000000000C9FFFH0C8000H1100101111111111111100000000000000CBFFFH0CA000H1100110111111111111100000000000000CDFFFH0CC000H1100111111111111111100000000000000CFFFFH0CE000H5151微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計

43、全譯碼電路的實現(xiàn)全譯碼電路的實現(xiàn)5252微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計部分譯碼方式部分譯碼方式 最高段地址不最高段地址不參與譯碼，將會參與譯碼，將會因此存在因此存在地址重地址重疊疊，且模塊，且模塊地址地址不連續(xù)不連續(xù)。53/425353微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計線線譯譯碼碼方方式式 需較多選擇線，需較多選擇線，且同樣存在且同樣存在地址地址重疊重疊，且模塊，且模塊地地址不連續(xù)址不連續(xù)。微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計74LS1383-8譯碼器譯碼器2 1 8HA Y0B Y1C Y2 G1 Y

44、3 Y4 G2A Y5 Y6G2B Y7 00010&A3A4A5+5VA6A7A8A9AENIORIOW&端口譯碼電路端口譯碼電路練習(xí)練習(xí):分析圖中分析圖中74LS13874LS138各輸出端的譯碼各輸出端的譯碼地址范圍。地址范圍。5555微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計三種譯碼方式的比較三種譯碼方式的比較n全譯碼全譯碼 系統(tǒng)所有地址線全部都應(yīng)該參與譯碼：系統(tǒng)所有地址線全部都應(yīng)該參與譯碼：u低段低段地址線應(yīng)直接接在模塊上，地址線應(yīng)直接接在模塊上，尋址模塊內(nèi)單元尋址模塊內(nèi)單元；u中段中段地址線譯碼后產(chǎn)生片選信號地址線譯碼后產(chǎn)生片選信號區(qū)分不同模塊區(qū)分不同模塊；u

45、高段高段地址線可用作片選信號有效的地址線可用作片選信號有效的使能控制使能控制；n部分譯碼部分譯碼 高高段地址信號不參與譯碼，會造成地址空間的段地址信號不參與譯碼，會造成地址空間的重疊及不連續(xù)重疊及不連續(xù)。n線譯碼線譯碼 電路結(jié)構(gòu)簡單，但系統(tǒng)必須保證參與電路結(jié)構(gòu)簡單，但系統(tǒng)必須保證參與片選的地址線不能同時片選的地址線不能同時為有效電平為有效電平；同部分譯碼法一樣，因為有地址信號不參與譯碼，也存在同部分譯碼法一樣，因為有地址信號不參與譯碼，也存在地地址重疊及不連續(xù)址重疊及不連續(xù)的問題；的問題；5656微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 設(shè)計一個地址譯碼電路，要求每個模

46、塊內(nèi)占用地址設(shè)計一個地址譯碼電路，要求每個模塊內(nèi)占用地址數(shù)為數(shù)為4，模塊地址在，模塊地址在1000H13DFH范圍內(nèi)可選范圍內(nèi)可選 A15 A10A9 A2A1 A0模塊地址空間模塊地址空間0001000000000011001000H1003H000000011004H1007H1110111113DCH 13DFH57/42yyyy-M-d5757微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計5.4.4 內(nèi)存儲器與并行總線的接口內(nèi)存儲器與并行總線的接口另外，可能還需要考慮微處理器的時序匹配問題。地址地址譯碼譯碼主主存存儲儲器器微處微處理器理器或或總線總線接口接口 AB地址

47、鎖存地址鎖存RD/WR片選控制片選控制低位低位AB高位高位ABIO/M一、數(shù)據(jù)線：如果考慮總線負(fù)載問題，可加接數(shù)據(jù)收發(fā)器。一、數(shù)據(jù)線：如果考慮總線負(fù)載問題，可加接數(shù)據(jù)收發(fā)器。二、讀寫控制線：考慮有效電平二、讀寫控制線：考慮有效電平字選字選：系統(tǒng)地址總線中的：系統(tǒng)地址總線中的低位地址線低位地址線直接與各存儲芯片的地址線連接。直接與各存儲芯片的地址線連接。所需低位地址線的數(shù)目所需低位地址線的數(shù)目N與存儲芯片容量與存儲芯片容量L的關(guān)系：的關(guān)系：L2N。片選片選：系統(tǒng)地址總線中余下的：系統(tǒng)地址總線中余下的高位地址線高位地址線經(jīng)譯碼后用做不同存儲芯片經(jīng)譯碼后用做不同存儲芯片的片選。通常的片選。通常IO/

48、M信號也參與片選譯碼。信號也參與片選譯碼。三、地址線：字選片選。三、地址線：字選片選。DB數(shù)據(jù)緩沖數(shù)據(jù)緩沖通常通常都由都由多片多片存儲存儲芯片芯片構(gòu)成構(gòu)成58/425858微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 存儲器芯片存儲器芯片I/O控制邏輯圖控制邏輯圖5959微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計總線隔離技術(shù)總線隔離技術(shù)6060微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計總線上數(shù)據(jù)與地址線分離時的時序示例總線上數(shù)據(jù)與地址線分離時的時序示例DB0n地址輸出地址輸出數(shù)據(jù)有效數(shù)據(jù)有效數(shù)據(jù)數(shù)據(jù)采樣采樣R/WAB0N DB0n AB0NA0NCSR/WR/W存儲器存儲器總線總線D0n6161微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計總線上數(shù)據(jù)與地址線復(fù)用時的時序示例總線上數(shù)據(jù)與地址線復(fù)用時的時序示例ALE地址地址鎖存鎖存地址地址鎖存鎖存地址地址輸出輸出數(shù)據(jù)數(shù)據(jù)有效有效地址地址輸出輸出數(shù)據(jù)數(shù)據(jù)有效有效AD0n數(shù)據(jù)數(shù)據(jù)采樣采樣數(shù)據(jù)數(shù)據(jù)采樣采樣R/W總線總線 AD0n ALER/WD0nA0nR/W存儲器存儲器Di Qi G地址鎖存器地址鎖存器6262微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計第五章第五章 習(xí)題習(xí)題作業(yè)：作業(yè)：10171017思考：思考：1 91 96363