《《數(shù)字電路與數(shù)字邏輯》第四章》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字電路與數(shù)字邏輯》第四章（38頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、2020年10月2日星期五,第四章 組合邏輯電路,1,第四章 組合邏輯電路,第一節(jié) SSI構(gòu)成的組合邏輯電路的分析和設(shè)計(jì),2.分析步驟,(1)從輸入端開(kāi)始，逐級(jí)推導(dǎo)出函數(shù)表達(dá)式,一、組合電路的分析,1.分析目的,(2)列真值表,(3)確定邏輯功能,2020年10月2日星期五,第四章 組合邏輯電路,2,1.設(shè)計(jì)目的,2.設(shè)計(jì)步驟 （雙軌輸入情況下）,二、組合電路的設(shè)計(jì),(1)列真值表,(2)寫(xiě)最簡(jiǎn)表達(dá)式,(3)畫(huà)邏輯電路,2020年10月2日星期五,第四章 組合邏輯電路,3,一、編碼器,1. 二進(jìn)制編碼器,(1) 83線普通編碼器,(2) 83線優(yōu)先編碼器74148,(3) 74148的級(jí)聯(lián),2

2、. 二十進(jìn)制優(yōu)先編碼器74147,第二節(jié) 中規(guī)模集成組合邏輯電路,2020年10月2日星期五,第四章 組合邏輯電路,4,第四章 組合邏輯電路,數(shù)字電路,時(shí)序邏輯電路,其中，Ii 和 Fi 都是二值邏輯信號(hào),圖 4.0.1,,2020年10月2日星期五,第四章 組合邏輯電路,5,第一節(jié) SSI構(gòu)成的組合邏輯電路 的分析和設(shè)計(jì),一、組合電路的分析,1.分析目的：確定電路實(shí)現(xiàn)的邏輯功能,2.分析步驟 ：,(1)從輸入端開(kāi)始，逐級(jí)推導(dǎo)出函數(shù)表達(dá)式 ;,(2)列真值表,,2020年10月2日星期五,第四章 組合邏輯電路,6,(3)確定邏輯功能,例4.1.1 分析如圖4.1.1(a)所示的邏輯電路的邏

3、輯功能。,圖 4.1.1(a),,2020年10月2日星期五,第四章 組合邏輯電路,7,解 ：,(1)寫(xiě)出邏輯表達(dá)式,(2) 列真值表,(3) 確定邏輯功能,A、B 為一位二進(jìn)制數(shù)，S為本位和，C為本位向高位的進(jìn)位。,表 4.1.1,,2020年10月2日星期五,第四章 組合邏輯電路,8,因此，此電路完成半加運(yùn)算，是一個(gè)一位半加器。半加器的邏輯符號(hào)如下圖所示。,在進(jìn)行信息傳輸時(shí)，為檢測(cè)信息是否出錯(cuò)，常在信息后附加一個(gè)校驗(yàn)部分：校驗(yàn)和 。,圖 4.1.1 (b),,2020年10月2日星期五,第四章 組合邏輯電路,9,例如，傳輸?shù)男畔椤?China “，則校驗(yàn)和的求法如下：,1001101,,

4、2020年10月2日星期五,第四章 組合邏輯電路,10,全加運(yùn)算,半加運(yùn)算,全加運(yùn)算,,2020年10月2日星期五,第四章 組合邏輯電路,11,例4.1.2 分析如圖4.1.2所示的邏輯電路的邏輯功能。,圖 4.1.2,,2020年10月2日星期五,第四章 組合邏輯電路,12,解 ：,(1)寫(xiě)出邏輯表達(dá)式,(2) 列真值表,(3) 確定邏輯功能,奇校驗(yàn)碼產(chǎn)生電路,,2020年10月2日星期五,第四章 組合邏輯電路,13,表 4.1.2,,2020年10月2日星期五,第四章 組合邏輯電路,14,二、組合電路的設(shè)計(jì),1.設(shè)計(jì)目的：確定滿足一定邏輯功能的電路,2.設(shè)計(jì)步驟 （雙軌輸入情況下）,(1)

5、列真值表；,(2)寫(xiě)最簡(jiǎn)表達(dá)式；,用與非門(mén)實(shí)現(xiàn),,2020年10月2日星期五,第四章 組合邏輯電路,15,用或非門(mén)實(shí)現(xiàn),用與或非門(mén)實(shí)現(xiàn),(3)畫(huà)邏輯電路,,2020年10月2日星期五,第四章 組合邏輯電路,16,例 4.1.3 試設(shè)計(jì)一個(gè)1位全加器電路。,解：,(1) 列真值表,表 4.1.3,,2020年10月2日星期五,第四章 組合邏輯電路,17,(2)寫(xiě)最簡(jiǎn)表達(dá)式；,C i = Ai Bi + Bi Ci-1 + Ai Ci-1,圖 4.1.3,,2020年10月2日星期五,第四章 組合邏輯電路,18,變換Si 、Ci ，可得：,= Ai Bi Ci-1,Ci = Ai Bi + Bi

6、Ci-1 + Ai Ci-1,= Ai Bi + Ci-1 ( Ai Bi ),,2020年10月2日星期五,第四章 組合邏輯電路,19,圖 4.1.4 (a) 全加器電路,(3)畫(huà)邏輯電路，如下圖(a)所示。,,2020年10月2日星期五,第四章 組合邏輯電路,20,圖 4.1.4 (b) 全加器邏輯符號(hào),例 4.1.4 試設(shè)計(jì)一個(gè)1位二進(jìn)制數(shù)比較單元。,解：,(1) 列真值表,,2020年10月2日星期五,第四章 組合邏輯電路,21,(2)寫(xiě)最簡(jiǎn)表達(dá)式；,表 4.1.4,,2020年10月2日星期五,第四章 組合邏輯電路,22,(3)畫(huà)邏輯電路,圖 4.1.5,,2020年10月2日星期五

7、,第四章 組合邏輯電路,23,解：由于函數(shù)已是最簡(jiǎn)與或式，直接將F兩次取反，得,畫(huà)邏輯電路圖，如下圖所示。,圖 4.1.6,,2020年10月2日星期五,第四章 組合邏輯電路,24,解：由于函數(shù)已是最簡(jiǎn)與 或式，直接將F兩次取反， 得,畫(huà)邏輯電路圖，,如右圖(a)所示。,圖 4.1.7 (a),,2020年10月2日星期五,第四章 組合邏輯電路,25,對(duì)函數(shù)還可做如下變換：,相應(yīng)的邏輯電路圖，,如右圖(b)所示。,圖 4.1.7 (b),,2020年10月2日星期五,第四章 組合邏輯電路,26,“門(mén)電路的數(shù)量最少”和“級(jí)數(shù)最少”通常相互矛盾。,(1) 項(xiàng)數(shù)最少 (2) 每項(xiàng)中的變量數(shù)最少 (3

8、)對(duì)最簡(jiǎn)表達(dá)式進(jìn)行適當(dāng)變換以減少門(mén)電路的數(shù)量，但有時(shí)不能進(jìn)行變換。,圖(a) 為二級(jí)5與非門(mén)，圖(b) 為三級(jí)4與非門(mén)。,圖(b)雖然門(mén)電路數(shù)少，但級(jí)數(shù)多，致使工作速度慢。,,,,,通常，題目不特別指明，即按“級(jí)數(shù)最少”解題：,(1) 項(xiàng)數(shù)最少 (2) 每項(xiàng)中的變量數(shù)最少,特別指明側(cè)重前者，則按“門(mén)電路的數(shù)量最少”解題：,,2020年10月2日星期五,第四章 組合邏輯電路,27,求函數(shù)的最簡(jiǎn)或與式，函數(shù)的卡諾圖如下圖所示：,,,解：,所以,,2020年10月2日星期五,第四章 組合邏輯電路,28,邏輯電路如下圖所示：,求反函數(shù)的最簡(jiǎn)與或式，函數(shù)的卡諾圖如下圖所示：,解：,圖 4.1.8 (a)

9、,,2020年10月2日星期五,第四章 組合邏輯電路,29,所以,,,邏輯電路如下圖所示：,圖 4.1.8 (b),,2020年10月2日星期五,第四章 組合邏輯電路,30,編碼：在數(shù)字技術(shù)中，通常用二進(jìn)制數(shù)碼0和1構(gòu)成的一組有序組合（稱為代碼）來(lái)表示各種對(duì)象（如十進(jìn)制數(shù)、字符等）。這一指定過(guò)程，稱為編碼。,第二節(jié) 中規(guī)模集成組合邏輯電路,一、編碼器,,,,,,2020年10月2日星期五,第四章 組合邏輯電路,31,1. 二進(jìn)制編碼器,2n個(gè)互不相同的狀態(tài),(1) 83線普通編碼器,(共需n位碼元),I0I7：輸入端,A、B、C：輸出端,圖 4.2.1,,2020年10月2日星期五,第四章 組

10、合邏輯電路,32,表4.2.1 3位二進(jìn)制編碼器真值表, 產(chǎn)生輸入端十進(jìn)制下標(biāo)的自然二進(jìn)制碼, 輸入端高電平（即邏輯“1”）有效,,2020年10月2日星期五,第四章 組合邏輯電路,33,(2) 83線優(yōu)先編碼器74148,簡(jiǎn)化符號(hào),07：輸入端；,74148各輸入端、輸出端都是低電平有效。,,2020年10月2日星期五,第四章 組合邏輯電路,34,表4.2.2 83線優(yōu)先編碼器74148功能表, 產(chǎn)生輸入端十進(jìn)制下標(biāo)的自然二進(jìn)制碼的反碼, 輸入端低電平（即邏輯“0”）有效,,2020年10月2日星期五,第四章 組合邏輯電路,35,(3) 74148的級(jí)聯(lián),圖 4.2.3,,2020年10月2日星期五,第四章 組合邏輯電路,36,2. 二十進(jìn)制優(yōu)先編碼器74147,74147各輸入端、輸出端都是低電平有效。,,2020年10月2日星期五,第四章 組合邏輯電路,37,表4.2.3 二十進(jìn)制優(yōu)先編碼器74147功能表, 產(chǎn)生輸入端十進(jìn)制下標(biāo)的8421BCD碼的反碼, 輸入端低電平（即邏輯“0”）有效,,2020年10月2日星期五,第四章 組合邏輯電路,38,作業(yè)題,4.2,4.4,4.7 (3),,