《《數(shù)字邏輯》第6章觸發(fā)器.ppt》由會員分享，可在線閱讀，更多相關(guān)《《數(shù)字邏輯》第6章觸發(fā)器.ppt（117頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、數(shù) 字 邏 輯 北航計算機學(xué)院 艾明晶 牛建偉 2 第 6章 觸發(fā)器 本章介紹觸發(fā)器的特點和分類，基本 RS觸發(fā)器、鐘 控觸發(fā)器、集成觸發(fā)器的電路結(jié)構(gòu)和邏輯功能，觸發(fā)器 之間的轉(zhuǎn)換方法，觸發(fā)器的 HDL設(shè)計方法。 6.1 概述 6.2 基本 RS觸發(fā)器 6.3 鐘控觸發(fā)器 6.4 集成觸發(fā)器 6.5 觸發(fā)器之間的轉(zhuǎn)換 共 6學(xué)時 3 本 章 重 點 觸發(fā)器的特點和分類； 基本 RS觸發(fā)器、鐘控觸發(fā)器、邊沿觸 發(fā)器的邏輯功能及描述方法； 基于 Verilog HDL的觸發(fā)器設(shè)計方法。 4 6.1 概述 6.1.1 觸發(fā)器的特點與分類 6.1.2 時序邏輯電路的特點 內(nèi)容概要 5 組合邏輯電路

2、的不足 組合邏輯電路的特點 電路輸出端的狀態(tài)完全由輸入端的狀態(tài)決定，不受系 統(tǒng)中時鐘脈沖的控制 它是一種 無記憶 電路 輸入信號消失，則輸出信號 也會立即消失 在數(shù)字系統(tǒng)中有時需要將參與（算術(shù)或邏輯）運算的數(shù) 據(jù)和運算結(jié)果保存起來 在組合邏輯電路的輸出端需 要具有 記憶功能 的部件 觸發(fā)器 就是構(gòu)成記憶功能部件的基本單元，或者說是 實 現(xiàn)存儲（記憶）功能的基本單元電路。 6 6.1.1 觸發(fā)器的特點與分類 態(tài)；時稱為態(tài)，當(dāng)時稱為當(dāng) 和有兩個互非的輸出 1)0(10)1(0 ,.1 QQQQ QQ 種狀態(tài)；位二進(jìn)制信息的級觸發(fā)器可以記憶 具有記憶功能）不變器保持原來狀態(tài)（原態(tài)無外加信號作用時觸發(fā)

3、 nnn 2 ,.2 次態(tài)）（原態(tài)） 功能）。和置（具有置 變原態(tài)發(fā)）下，觸發(fā)器可以改在外加信號的作用（觸 ( 10 .3 1 nn QQ Q Q FF 輸入 輸出 觸發(fā)器 是一種有記憶功能的器件，是構(gòu)成時序邏輯電路的基本器件 兩個穩(wěn)定的狀態(tài) 雙穩(wěn)態(tài)觸發(fā)器 Q稱為 狀態(tài)變量 7 觸發(fā)器的分類 按電路結(jié)構(gòu)和功能分類 RS觸發(fā)器、 D觸發(fā)器、 JK觸發(fā)器、 T觸發(fā)器、 T觸發(fā)器 按觸發(fā)（時鐘控制）方式分類 （ 1）電位觸發(fā)方式（電平觸發(fā)方式） 當(dāng)觸發(fā)器的同步控制信號 E（一般為時鐘信號 CP） 為約定的邏輯電位時，觸發(fā)器接收輸入數(shù)據(jù)；當(dāng) E為非約定邏輯電位時，觸發(fā)器狀態(tài)保持不變。 電位觸發(fā)方式的觸

4、發(fā)器簡稱 電位（鐘控）觸發(fā)器 Q Q D CP 電位觸發(fā)型 D觸發(fā)器 CP=0時， Q保持 原來的值 0不變 時序圖 （ 初態(tài) =0） CP D Q 8 電位（鐘控）觸發(fā)器的不足 電位（鐘控）觸發(fā)器結(jié)構(gòu)簡單； 但當(dāng) CP 1時，輸入數(shù)據(jù)的變化會直接引起 輸出狀態(tài)的變化，用它來組成計數(shù)器或者 移位寄存器就會造成 空翻 的現(xiàn)象 在 一 個時鐘脈沖周期中，觸發(fā)器發(fā)生多次翻轉(zhuǎn) ， 所以只能做鎖存器（鎖存數(shù)據(jù)，透明）。 9 （ 2）主 -從觸發(fā)方式（脈沖觸發(fā)方式） J CP K Q Q 1J 1K C1 主 -從觸發(fā)方式的觸發(fā)器簡稱 主 -從觸發(fā)器 為克服電位觸發(fā)器的空翻現(xiàn)象 而提出，由兩級電位觸發(fā) 器

5、串聯(lián)而成，常用有主 -從 R-S觸發(fā)器和主 -從 J-K觸發(fā)器 在 CP=1期間，主觸發(fā)器接收數(shù)據(jù)，從觸發(fā)器封鎖；在 CP負(fù)跳變到來時，主觸發(fā)器封鎖，從觸發(fā)器接收此時 主 觸發(fā)器的狀態(tài) 主 Qn+1 從 Qn+1 CP J K 1 2 3 特性表 (CP=1) Qn J K 0 1 0 0 1 1 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Qn+1 保持 置 0 置 1 翻轉(zhuǎn) (計數(shù) ) 功能 CP下降沿時從 觸發(fā)器動作 J=1， K=0， 主觸發(fā)器置 1 10 主 -從觸發(fā)方式的不足 一次翻轉(zhuǎn) 在 CP=1期間，無論 J、 K的狀

6、態(tài)變化多少次， 主觸發(fā)器 的 狀態(tài) Q只 有可能翻轉(zhuǎn) 一次 ，一旦翻轉(zhuǎn)了就不會翻回原來的狀態(tài) 。 一次翻轉(zhuǎn) 現(xiàn)象 有利有弊！ 若 在 CP 1期間， J、 K是正確的信號先到 來，主觸發(fā)器隨之翻轉(zhuǎn)；此后如果 J或 K受到干擾產(chǎn)生錯誤信號，主觸 發(fā)器不會翻轉(zhuǎn)；當(dāng) CP下降沿到來時，從觸發(fā)器與主觸發(fā)器的狀態(tài)相一 致，電路工作正確。 但如果在 CP 1期間， J或 K先受到干擾并產(chǎn)生錯誤信號，則主觸發(fā)器隨 之翻轉(zhuǎn)；此后即使干擾信號消失， J、 K正確的信號到來，主觸發(fā)器也 不會翻轉(zhuǎn)，而是保持剛才的錯誤狀態(tài)，則在 CP下降沿到來時，從觸發(fā) 器觸發(fā)器 接收 主觸發(fā)器的錯誤狀態(tài) ， 產(chǎn)生誤動作。 雖然主從

7、觸發(fā)器解決了電位 FF的空翻現(xiàn)象，但存在 一 次翻轉(zhuǎn) 問題，降低了抗干擾的能力。 使用主 -從觸發(fā)器必須注意：只有保證在 CP=1期間首次出現(xiàn)的輸 入信號是正確的 ， 則主從觸發(fā)器的輸出才是正確的 。 11 （ 3）邊沿觸發(fā)方式 觸發(fā)器只有在時鐘輸入 CP的某一約定跳變（正跳變 或負(fù)跳變）到來時，才接收輸入數(shù)據(jù)； 在 CP=0 或 CP=1期間，以及 CP的非約定跳變到來時， 輸入數(shù)據(jù)的變化不會引起觸發(fā)器輸出狀態(tài)的變化 J CP K Q Q 1J 1K C1 CP J K Q 0 0 1 1 保持 0 翻轉(zhuǎn) 置 1 1 0 置 0 0 1 為提高觸發(fā)器的可靠性，增強抗干擾能力，希望觸發(fā)器的次態(tài)

8、 僅僅取決于 CP下降沿（或上升沿）到達(dá)時刻輸入信號的狀態(tài)； 在此之前和之后輸入信號狀態(tài)的變化對觸發(fā)器的次態(tài)沒有影響。 為此，提出了邊沿觸發(fā)方式的觸發(fā)器 簡稱 邊沿觸發(fā)器 。 負(fù)邊沿觸發(fā)型 JK觸發(fā)器 邊沿觸發(fā)器克服了電位觸 發(fā)器的空翻現(xiàn)象和主 -從觸 發(fā)器的一次翻轉(zhuǎn)問題，提 高了抗干擾能力。 12 觸發(fā)方式與邏輯功能的區(qū)別及關(guān)系 同一種觸發(fā)方式可以實現(xiàn)具有不同功能的觸發(fā)器 如邊沿觸發(fā)方式可以實現(xiàn) D觸發(fā)器 、 JK觸發(fā)器 、 T觸發(fā) 器 、 T觸發(fā)器 同一種功能也可以采用不同的觸發(fā)方式實現(xiàn) 如 JK觸發(fā)器可以用電位觸發(fā)方式 、 主 -從觸發(fā)方式 、 邊 沿觸發(fā)方式實現(xiàn) 13 6.1.2 時序

9、邏輯電路的特點 當(dāng)時的輸出由當(dāng)時的輸入與電路的 原來狀態(tài) 決定 具有 “ 記憶 ”功能 結(jié)構(gòu)特點：由組合邏輯電路和存儲電路構(gòu)成 觸發(fā)器（ Flip-Flop， FF）或寄存器 X0 X1 Xi-1 Y0 Y1 Yj-1 組合邏輯電路 存儲電路 Q0 Ql-1 Z0 Zk-1 14 6.2 基本 RS觸發(fā)器 6.2.1 由與非門構(gòu)成的基本 RS觸發(fā)器 6.2.2 由或非門構(gòu)成的基本 RS觸發(fā)器 6.2.3 基本 RS觸發(fā)器的 HDL設(shè)計 內(nèi)容概要 15 基本 RS觸發(fā)器 各種門電路沒有記憶功能，不能自行保持輸出狀態(tài) 若只有一個或非門 G1，輸入 Vi1，當(dāng)其另一輸入端接低電平時， 輸出 Vo1的

10、高、低電平將隨 Vi1的高、低電平變化而變化 當(dāng) SD=1、 RD =0時， Q=1， /Q=0。在 SD=1消失后（ 即 SD回到 0），由于 Q的高電平接回到 G2的另一輸入 端，所以電路的 1狀態(tài)得以保持。 若用 G2將 Vo1 反相（其另一輸入端 Vi2接低電平）， 則 G2的輸出 Vo2將與 Vi1同相 。再將 Vo2接回 G1的另 一輸入端，這時即使原來加在 Vi1的信號消失了， 由 于 G2的作用， Vo1和 Vo2的狀態(tài)也能保持下去 由或非門組成的 基本 RS觸發(fā)器 定義 Q=1、 /Q=0為觸發(fā)器的 1狀態(tài)， Q=0、 /Q=1為觸發(fā)器 的 0狀態(tài) SD稱為 置位端 或 置

11、1輸入端 ， RD 稱為 復(fù)位端 或 置 0輸入端 置位 ：使門電路輸出為 1， 復(fù)位 ：使門電路輸出為 0 Vi1 Vi1 0 1 1 0 0 1 16 6.2.1 與非門構(gòu)成的基本 RS觸發(fā)器 基本 RS觸發(fā)器可以自行保持輸出狀態(tài)，是 各 種觸發(fā)器的基本構(gòu)成部分 基本 RS觸發(fā)器可以用 與非門 或者 或非門 構(gòu)成 RS： Reset/Set Q Q SD RD 功能 （ 1）保持功能 觸發(fā)器保持原來的狀態(tài)不變 （ 2）置 0功能 觸發(fā)器的次態(tài)變?yōu)?0 （ 3）置 1功能 觸發(fā)器的次態(tài)變?yōu)?1 非號，低有效 D: Direct 輸入信號直接控制 觸發(fā)器的輸出 電路結(jié)構(gòu) 邏輯符號 1 DD S

12、R約束條件 1 ,1 DD SR 1 ,0 DD SR 0 ,1 DD SR input SDN,RDN; output Q,QN; assign Q = !(SDN assign QN= !(RDN endmodule G1 Q Q SD G2 RD input RD,SD; output Q,QN; assign Q=!(RD | QN); assign QN=!(SD | Q); endmodule 結(jié)構(gòu)描述方式 根據(jù)電路結(jié)構(gòu)寫出輸出信號的邏輯表達(dá)式； 采用 assign語句描述 27 基本 RS觸發(fā)器的行為描述方式 module RS_FF_1(RN,SN,Q,QN); input R

13、N,SN; output Q,QN; reg Q,QN; always (RN or SN ) begin case(RN,SN) b00 : begin Q = bx; QN = bx; end /不定 b01 : begin Q = 0; QN = 1; end /置 0 b10 : begin Q = 1; QN = 0; end /置 1 b11 : begin Q = Q; QN = QN; end /保持 endcase end endmodule 方法二 ：行為描述方式 根據(jù)特性表，直接用 case語句描述 【 例 6.1 】 由與非門構(gòu)成的基本 RS觸發(fā)器的設(shè)計 28 基本 R

14、S觸發(fā)器的仿真波形 由與非門構(gòu)成的基本 RS觸發(fā)器的仿真波形圖（行為描述） 0 0 1 1 不定 剛上電時狀 態(tài)是隨機的 置 置 由與非門構(gòu)成的基本 RS觸發(fā)器的仿真波形圖（結(jié)構(gòu)描述） 保持 0 1 程序設(shè)計當(dāng) RN、 SN均為 0時 ， Q、 QN為不定值 ， 而 仿真軟件默認(rèn)未知為低電平 ， 所以當(dāng) RN、 SN從 00變 為 11時 ， Q、 QN保持 Q=0、 QN=0。 0 0 29 6.3 鐘控（電位）觸發(fā)器 6.3.1 鐘控 RS觸發(fā)器 6.3.2 鐘控 D觸發(fā)器 6.3.3 鐘控 JK觸發(fā)器 6.3.4 鐘控 T觸發(fā)器 6.3.5 鐘控 T 觸發(fā)器 內(nèi)容概要 6.3.1 鐘控

15、RS觸發(fā)器 在數(shù)字系統(tǒng)中，為了協(xié)調(diào)各部分電路的運行，常常要求某 些觸發(fā)器在時鐘信號的控制下同時動作，即按一定的節(jié)拍 將輸入信號反映在觸發(fā)器的輸出端，這就需要增加一個控 制端，只有在控制端作用脈沖時觸發(fā)器才能動作，至于觸 發(fā)器輸出變?yōu)槭裁礌顟B(tài)，仍由輸入端的信號決定。 這種有時鐘控制端的觸發(fā)器叫做 鐘控觸發(fā)器。 由于這里時鐘信號為高電位（或低電位）時觸發(fā)器的狀態(tài) 隨輸入變化，所以鐘控觸發(fā)器是 電位觸發(fā)方式 的觸發(fā)器（ 簡稱 電位觸發(fā)器 ）。 鐘控觸發(fā)器在時鐘控制下 同步 工作，所以也稱為 同步觸發(fā) 器 。 30 31 鐘控 RS觸發(fā)器的工作原理 電路結(jié)構(gòu)和邏輯符號 Q Q S R CP input

16、 CP,D; output Q,QN; reg Q,QN; always begin if (CP = 1)begin Q = D;QN = Q; end else begin Q = Q;QN = QN; end end endmodule CP=0時保持原態(tài) 40 6.3.3 鐘控 JK觸發(fā)器 D鎖存器雖然沒有約束條件，但功能較少（只有置 0、置 1功能）。 JK觸發(fā)器是一種功能最全面，而且沒有約束條件的 FF。它是在鐘控 RS FF 的基礎(chǔ)上，增加兩條反饋線， Q反饋到 R鐘控門的輸入端，并把 R改為 K； /Q反饋到 S門上，并把 S改名為 J。 Q Q J K CP 把 RS 11的

17、無效狀態(tài)變?yōu)?JK 觸發(fā)器的 翻轉(zhuǎn)（計數(shù)） 功能 鐘控 JK觸發(fā)器的電路結(jié)構(gòu) input CP, J, K; output Q,QN; reg Q,QN; always (CP or J or K) begin if (CP=0) /保持 begin Q = Q; QN = QN; end else if (CP=1) case (J,K) 2b00: begin Q = Q; QN = QN; end /保持 2b01: begin Q = 1b0; QN = 1b1; end /置 0 2b10: begin Q = 1b1; QN = 1b0; end /置 1 2b11: begin

18、Q = !Q; QN = !QN; end /翻轉(zhuǎn) endcase end endmodule 采用行為描 述方式 45 鐘控 JK觸發(fā)器的仿真波形 J=1、 K=1時 發(fā)生空翻 46 空翻時序圖（觸發(fā)器初態(tài)為 0， J=K=1） 為保證 CP=1 期間 JK觸發(fā)器只翻轉(zhuǎn) 1次： 3tpd tCP 4tpd 在實際的電路中難以實現(xiàn) input CP, T; output Q,QN; reg Q,QN; always (CP or T) begin if (CP=0) /保持 begin Q = Q; QN = QN; end else if (CP=1) case (T) 1b0: begin

19、 Q = Q; QN = QN; end /保持 1b1: begin Q = !Q; QN = !QN; end /翻轉(zhuǎn) endcase end endmodule initial begin Q=1b0; QN=1b1; end 51 鐘控 T觸發(fā)器的仿真波形 在 0200ns時間段 ， T=0， 觸發(fā)器處于保持功能 。 觸發(fā)器剛上電時為 隨機狀態(tài) ， 所以軟件仿真給出了保持未知 （ x） 的結(jié)果 。 當(dāng) T變?yōu)?1時 ， 觸發(fā)器按特性表應(yīng)該翻轉(zhuǎn) ， 但因為之前為未知狀態(tài) ， 所以 Q輸出也為未知 。 為仿真正確 ， 一定要先給 Q和 QN賦初值 ！ 但 Quartus II不支持 ini

20、tial 語句 試用 ModelSim仿真 52 邊沿 T觸發(fā)器的 HDL設(shè)計 module T_FF_edge (CP,T,Q,QN); input CP, T; output Q,QN; reg Q,QN; always ( posedge CP) /在 CP上升沿到來時 begin if (T) begin Q = !Q; QN = !QN; end /翻轉(zhuǎn) else begin Q = Q; QN = QN; end /保持 end endmodule 仿真不正確！ 為什么？ QN與 Q同相了！ 因為 Quartus II 軟件 將剛上電時的隨機電 平都當(dāng)成了低電平， 所以 Q和 QN

21、的初始值 一樣，則翻轉(zhuǎn)后的波 形也一樣。 53 邊沿 T觸發(fā)器的 HDL設(shè)計 改進(jìn) module T_FF_edge_new (CP,T,Q,QN); input CP, T; output Q,QN; reg Q,QN; always ( posedge CP) /在 CP上升沿到來時 begin if (T) begin Q = !Q; QN = !Q; end /翻轉(zhuǎn) else begin Q = Q; QN = !Q; end /保持 end endmodule QN與 Q反相 QN與 Q應(yīng)保 持互非 54 6.3.5 鐘控 T 觸發(fā)器 把 JK觸發(fā)器的兩個輸入端 并在一起接高電平（或

22、者 把 T觸發(fā)器的 T接高電平） ，得到 T觸發(fā)器 input RDN,J1,J2,J3,CPN,K1,K2,K3,SDN; output Q,QN; reg Q,QN; wire J_SIG,K_SIG; assign J_SIG = J3 assign K_SIG = K3 always (negedge RDN or negedge SDN or negedge CPN) begin if (!RDN) begin Q = 1b0; QN = 1b1; end /異步復(fù)位 else if (!SDN) begin Q = 1b1; QN = 1b0; end /異步置位 else cas

23、e (J_SIG,K_SIG) 2b00: begin Q = Q; QN = QN; end /保持 2b01: begin Q = 1b0; QN = 1b1; end /置 0 2b10: begin Q = 1b1; QN = 1b0; end /置 1 2b11: begin Q = !Q; QN = !QN; end /翻轉(zhuǎn) endcase end endmodule 采用行為描 述方式 80 CT7472.v 的時序仿真波形 0 0 1 1 1 0 0 1 下降沿 觸發(fā) 81 6.4.3 維持阻塞 D觸發(fā)器 邊沿觸發(fā)器的另一種電路結(jié)構(gòu)形式是 維持阻塞 結(jié)構(gòu)（直流反饋原 理）。這種

24、電路結(jié)構(gòu)在 TTL電路中使用較多。 維持 就是在 CP期間使觸發(fā)器維持正確的電位； 阻塞 就是在 CP期 間阻止觸發(fā)器產(chǎn)生不應(yīng)有的動作。 維持阻塞觸發(fā)器包括維持阻塞結(jié)構(gòu) RS、 JK和 D觸發(fā)器 置 0阻塞線 置 1維持線 置 0維持線 了解功能即可 在 D=1時，置 1維持線和置 0阻 塞線能保證使 G1、 G2構(gòu)成的 基本 RS觸發(fā)器 /SD=0、 /RD=1， 觸發(fā)器 置 1，保證 CP 1期間不 發(fā)生空翻（干擾 D=0使 Q變?yōu)?0）。 當(dāng) D 0時，置 0維持線保證 G1、 G2構(gòu)成的基本 RS觸發(fā)器 /SD=1、 /RD=0， 觸發(fā)器 置 0，從而保證 CP 1期間不發(fā)生空翻（使干

25、 擾 D=1不至于使 Q變?yōu)?1）。 input CP,D; output Q,QN; reg Q,QN; always (posedge CP) begin Q = D; QN = !Q; end endmodule 行為描述方式 D觸發(fā)器為 邊沿 觸發(fā)器，這里假設(shè)為 上升沿 觸發(fā) 85 帶異步清 0、異步置 1端的 D觸發(fā)器的 HDL設(shè)計 【 例 6.3】 帶異步清 0、 異步置 1端的 D觸發(fā)器 有 多 個沿觸發(fā)信號 （ clk、 reset、 set） module DFF1(q,qn,d,clk,set,reset); output q,qn; input d,clk,set,res

26、et; reg q,qn; always (posedge clk or negedge set or negedge reset ) begin if(!reset) begin q=0; /異步清零，低電平有效 qn=1; end else if(! set) begin q=1; /異步置 1，低電平有效 qn=0; end else begin q=d; qn=!q;/最好不要寫成“ qn=!d;” end end endmodule 86 帶異步清 0、異步置 1端的 D觸發(fā)器仿真波形 87 帶同步清 0、同步置 1端的 D觸發(fā)器的 HDL設(shè)計 【 例 6.4】 帶同步清 0、 同步

27、置 1端的 D觸發(fā)器 只有 一 個沿觸發(fā)信號 clk module DFF2(q,qn,d,clk,set,reset); output q,qn; input d,clk,set,reset; reg q,qn; always (posedge clk) begin if(!reset) begin q=0; /同步清零， 低 電平有效 qn=1; end else if(!set) begin q=1; /同步置 1， 低 電平有效 qn=0; end else begin q=d; qn=!q;/最好不要寫成“ qn=!d;” end end endmodule 88 帶同步清 0、同步

28、置 1端的 D觸發(fā)器仿真波形 同步清 0、 同步置 1：在時鐘信號控制下 同步 操作 即使 reset或 set信號有效 ， 還必須等待時鐘信號也有效才能動作 。 適合于清 0信號 、 置 1信號的有效時間較長而時鐘周期較短 的場合 。 異步清 0、 異步置 1：清 0和置 1操作不受時鐘信號控制 只 要 reset信號下降沿到來 ， 觸發(fā)器就被清零；只要 set信號下 降沿到來 ， 觸發(fā)器就被置 1。 適合于清 0信號 、 置 1信號的有 效時間較短而時鐘周期較長的場合 觸發(fā)器的應(yīng)用 1、觸發(fā)器存儲功能的應(yīng)用 觸發(fā)器的應(yīng)用之一是利用其記憶功能把需要保存的瞬態(tài) 信號保存下來，直到需要清除時為止

29、。 【 例 6.5 】 設(shè)計一個舉重裁判邏輯電路。在一個主裁判 員和兩個副裁判員當(dāng)中，只有包含主裁判員在內(nèi)的兩人 以上認(rèn)定試舉動作合格，并按下自己的按鈕時，則表示 試舉成功的輸出信號 Z=1。而且，要求這個 Z=1的信號一 直保持下去，直到工作人員按下清除按鈕為止。 89 【 例 6.5 】 解題思路 90 解： 由于三個裁判員按下按鈕發(fā)出的信號不能自行保持，而且按動的 動作可能有先后、長短之別，所以需要用三個觸發(fā)器分別保存三個按 鈕給出的信號。由于只要求觸發(fā)器有置 1和置 0功能即可，所以用 RS、 JK、 D型觸發(fā)器均可，對結(jié)構(gòu)類型也無特定要求。 若選用基本 RS觸發(fā)器，則可用裁判員按下按

30、鈕 A、 B、 C輸出的 低電平信號接觸發(fā)器的 S 輸入端，作為 置 1信號；用工作人員按動按 鈕 P給出的低電平信號接 R 輸入端，作為 置 0信號。試舉成功的信號 Z 由三個觸發(fā)器的輸出狀態(tài)判別 或與 邏輯。 Z B C A 【 例 6.5 】 電路圖 91 想一想：如果采用 JK觸發(fā)器或 D觸發(fā)器，電 路圖怎么接？哪種方法更簡單？ 2、觸發(fā)器分頻 /計數(shù)功能的應(yīng)用 利用觸發(fā)器的置 0、置 1功能，可以由某種類型的多個觸 發(fā)器組成分頻電路，對輸入的時鐘信號進(jìn)行分頻。 【 例 6.6 】 試畫出下圖電路在圖中所示 CLK、 信號作 用下 Q1、 Q2、 Q3的輸出電壓波形，并說明 Q1、 Q

31、2、 Q3 輸出信號的頻率與 CLK信號頻率之間的關(guān)系。 92 DR 【 例 6.6 】 解答 93 解： 由于每個 D觸發(fā)器都接成了 ，所以 ，即每 次時鐘 上升沿 到來后 D FF都要翻轉(zhuǎn)，這樣就得到了波形圖。由圖可 見，若 CLK的頻率為 f0，則 Q1、 Q2、 Q3輸出脈沖頻率 依次 為 。 QD nn QQ 1 000 814121 fff 、 Q1、 Q2、 Q3輸出波形 【 例 6.7 】 根據(jù)給定的輸入信號波形，畫出 觸發(fā)器的輸出波形 【 例 6.7 】 某邏輯電路如左圖所示，輸入波形如右圖所 示，設(shè)觸發(fā)器 FF的初態(tài)為 0。試根據(jù)電路圖推導(dǎo)出 FF的 次態(tài)函數(shù)；然后根據(jù) C

32、P和 A、 B的輸入波形畫出 Q的輸 出波形圖。 94 Q 1J 1K Q C1 & 1 B A 1 CP FF A B CP 組合邏輯電路和觸發(fā)器 構(gòu)成的邏輯電路圖 CP和 A、 B的輸入波形 【 例 6.7 】 解題思路 95 此題屬于輸入信號經(jīng)組合邏輯電路加到觸發(fā)器的輸入端， 要求根據(jù)給定的輸入信號波形，畫出對應(yīng)的輸出波形。 解題方法： 首先根據(jù)電路圖寫出觸發(fā)器每個輸入端的輸入信號的 邏輯函數(shù)式（ 驅(qū)動方程 ）。 然后將輸入信號的邏輯函數(shù)代入觸發(fā)器的特性方程， 即得到觸發(fā)器的 次態(tài)函數(shù) 。 將不同的輸入取值代入觸發(fā)器的次態(tài)函數(shù)，求出觸發(fā) 器的 次態(tài)輸出與原態(tài)的關(guān)系式 。 對照輸入波形，畫

33、出輸出隨輸入和原態(tài)變化的波形圖。 【 例 6.7 】 解答 96 解： 根據(jù)電路圖寫出觸發(fā)器 FF的 驅(qū)動方程 FF為 下降沿 觸發(fā)的邊沿 JK觸發(fā)器，其特性方程為 nn QBAQJ 1K （ 1） CPQKQJQ nnn )(1 （ 2） 將（ 1）式 代入 （ 2） 式并 化簡 后，得到 FF的 次態(tài)函數(shù) ： 將不同的輸入取值代入（ 3）式，求出觸發(fā)器的 次態(tài)輸 出與原態(tài)的關(guān)系式 。 CPQBQ nn )(1 （ 3） 當(dāng) CP的下降沿到來時，若 B=0，則 ，觸發(fā)器翻轉(zhuǎn)； 若 B=1，則 Qn+1=0，觸發(fā)器置 0。 nn QQ 1 【 例 6.7 】 的輸入輸出波形 97 A B CP

34、 Q 98 6.5 觸發(fā)器之間的轉(zhuǎn)換 6.5.1 用 JK觸發(fā)器轉(zhuǎn)換 6.5.2 用 D觸發(fā)器轉(zhuǎn)換 內(nèi)容概要 99 觸發(fā)器的轉(zhuǎn)換方法 常用的觸發(fā)器有 5種 類型 在實際電路設(shè)計中，當(dāng)需要的觸發(fā)器類型缺貨時，可 以通過觸發(fā)器的轉(zhuǎn)換方法，將現(xiàn)有的觸發(fā)器類型轉(zhuǎn)換 為需要的觸發(fā)器類型 轉(zhuǎn)換方法：在現(xiàn)有的觸發(fā)器前增加 組合邏輯 電路 組 合 邏 輯 已 有 的 FF Q Q 輸入 CP 轉(zhuǎn)換后的 FF Q Q 驅(qū)動信號 （ 1）分別寫出已有觸發(fā)器 和所需要的觸發(fā)器的特 性方程 （ 2）比較二者，寫出已有 觸發(fā)器輸入端的驅(qū)動方 程，即得到組合邏輯電 路的輸出表達(dá)式 （ 3）畫出電路連接圖 100 6.5.

35、1 用 JK觸發(fā)器轉(zhuǎn)換 JK_FF可以轉(zhuǎn)換為 D_FF、 T_FF和 T_FF CP 1Q 1Q 1J 1K 1C SD RD 1R 1S 1 D 組 合 邏 輯 Q Q D CP J K J、 K輸入端的驅(qū)動方程 1、 JK_FF到 D_FF的轉(zhuǎn)換 DK ，DJ 轉(zhuǎn)換后 D觸發(fā)器的特性方程 JK_FF實現(xiàn) D_FF的電路 101 JK_FF到 T_FF的轉(zhuǎn)換 CP 1Q 1Q 1J 1K 1C SD RD 1R 1S T T_FF 2、 JK_FF到 T_FF的轉(zhuǎn)換 T_FF的特性方程： nnn QTQTQ 1 JK_FF的特性方程： nnn QKQJQ 1 J、 K輸入端的驅(qū)動方程 K T

36、TJ ， CP1 ）（ nnn QTQTQ 轉(zhuǎn)換后的 TFF的特性方程 102 JK_FF到 T_FF的轉(zhuǎn)換 CP 1Q 1Q 1J 1K 1C SD RD 1R 1S 1 T_FF 3、 JK_FF到 T_FF的轉(zhuǎn)換 JK_FF的特性方程： nnn QKQJQ 1 T_FF的特性方程： nnnn QQQQ 111 J、 K輸入端的驅(qū)動方程 1K1 ，J CP1 nn QQ 轉(zhuǎn)換后的 T_FF的特性方程 103 6.5.2 用 D觸發(fā)器轉(zhuǎn)換 1、 D_FF到 JK_FF的轉(zhuǎn)換 組 合 邏 輯 Q Q J CP D K Q Q J CP D K & & & 1 D_FF實現(xiàn) JK_FF的電路 轉(zhuǎn)

37、換后的 JK_FF的特性方程 104 2、 D_FF到 T_FF的轉(zhuǎn)換 Q Q CP D & & & 1 T D_FF實現(xiàn) T_FF的電路 T_FF的特性方程： nnn QTQTQ 1 D_FF的特性方程： DQ n 1 轉(zhuǎn)換后的 T_FF的特性方程 CP1 ）（ nnn QTQTQ nnnn QTQTQTQTD ）（ D輸入端的驅(qū)動方程 105 3、 D_FF到 T_FF的轉(zhuǎn)換 D Q Q CP D_FF實現(xiàn) T_FF的電路 轉(zhuǎn)換后的 T_FF的特性方程 本章小結(jié) 1、 觸發(fā)器的特點 觸發(fā)器是一種有 記憶功能 的器件，它是構(gòu)成時序邏輯 電路的基本器件 觸發(fā)器的 3個主要 特點 雙穩(wěn)態(tài)（ 0態(tài)

38、和 1態(tài)）； 無外加信號作用時，保持原態(tài)； 在外加信號作用（觸發(fā)）下，可以改變狀態(tài) n位觸發(fā)器可以記憶 n位二進(jìn)制信息 為了能記憶不同的信息，一般觸發(fā)器都有 置 0和 置 1功 能，有的還有 翻轉(zhuǎn) 功能（如 JK、 T、 T FF）。 觸發(fā)器的邏輯功能可以用功能表、真值表（特性表） 、特性方程、狀態(tài)轉(zhuǎn)換圖和時序圖等來表示。 106 觸 發(fā) 器 基本觸 發(fā)器 時鐘觸 發(fā)器 正脈沖觸發(fā) 負(fù)脈沖觸發(fā) 按邏輯 功能 RS觸發(fā)器 D觸發(fā)器 JK觸發(fā)器 T觸發(fā)器 按觸發(fā) 方式 電位觸發(fā) 正電位（高電平） 負(fù)電位（低電平） 邊沿觸發(fā) 正邊沿（上升沿） 負(fù)邊沿（下降沿） 主從觸發(fā) 2、觸發(fā)器的分類 T觸發(fā)器

39、107 3、觸發(fā)器的選用 觸發(fā)方式是關(guān)鍵：電位 、 主從 、 邊沿觸發(fā) 鐘控（電位）觸發(fā)器 存在 空翻的現(xiàn)象 ，只能做鎖存器。 主從觸發(fā)器 解決了鐘控 FF空翻的現(xiàn)象，但存在 一次翻轉(zhuǎn) 問題 ，降低了抗干擾的能力。 邊沿觸發(fā)器 只在 CP規(guī)定的正跳變或負(fù)跳變時，才接受輸入的 數(shù)據(jù)。不存在鐘控（電位）觸發(fā)器的空翻現(xiàn)象，也解決了主 從觸發(fā)器的一次翻轉(zhuǎn)問題，抗干擾能力強，應(yīng)用廣泛。 不同的觸發(fā)方式下，當(dāng)觸發(fā)信號到達(dá)時， 觸發(fā)器的狀 態(tài)轉(zhuǎn)換過程具有不同的特點 常用的 5種觸發(fā)器： RS、 D、 JK、 T、 T觸發(fā)器 用得最多是 D觸發(fā)器， JK觸發(fā)器一般只用作計數(shù)器 觸發(fā)器的各種時序關(guān)系配合很重要

40、108 4、基本 RS觸發(fā)器 基本 RS觸發(fā)器可以用 與非門 或者是 或非門 構(gòu)成 功能： 保持、置 0、置 1，有約束條件 輸入信號直接控制觸發(fā)器的輸出，也稱為 直接型 觸發(fā)器 基本 RS觸發(fā)器的應(yīng)用 開關(guān)去抖電路 基本 RS觸發(fā)器的 HDL設(shè)計有結(jié)構(gòu)描述和行為描述方式 & & Q Q SD RD 1 1 Q Q SD RD （約束條件） 或 01 1 DDDD n DD n RSRS QRSQ 109 5、鐘控觸發(fā)器 & & Q Q SD RD & & S R CP G1 G2 G3 G4 （約束條件）0 1 RS QRSQ nn （ 2）鐘控 D觸發(fā)器（ D鎖存器） （ 1） 鐘控 RS

41、觸發(fā)器 消除了鐘控 RS觸發(fā)器的不定狀態(tài) & & Q Q SD RD & & D CP 1 S R 110 111 （ 3）鐘控 JK觸發(fā)器 JK觸發(fā)器是一種功能最全面，而且沒有約束條件的 FF。 & & Q Q SD RD & & J K CP (S) (R) G1 G2 G3 G4 特性方程 簡化特性表 (CP=1) 保持 置 0 置 1 翻轉(zhuǎn) Qn 0 1 Qn 0 0 0 1 1 0 1 1 功能 Qn+1 J K 112 鐘控 T觸發(fā)器和鐘控 T觸發(fā)器 把 JK觸發(fā)器的兩個輸入端合并為一個 輸入端 T，得到 T觸發(fā)器 & & Q Q SD RD & & T CP （ 4）鐘控 T觸發(fā)

42、器 & & Q Q SD RD & & CP （ 5）鐘控 T觸發(fā)器 把 T觸發(fā)器的 T接高電 平，得到 T觸發(fā)器 nn QQ 1 簡化特性表 (CP=1) Qn Qn 0 1 Qn+1 T 113 6、集成觸發(fā)器 集成觸發(fā)器有 主從 JK 觸發(fā) 器、 邊沿 JK觸發(fā)器和 維持 - 阻塞 D觸發(fā)器。 主從 JK FF克服了鐘控 FF 的空翻現(xiàn)象，但存在 一次 翻轉(zhuǎn) 問題，降低了抗干擾 能力。 CP Q _ Q K J G7 G8 G5 G6 G3 G4 G1 G2 （ 1） 主從 JK觸發(fā)器 Qn+1=JQn+KQn 114 （ 2）邊沿 JK觸發(fā)器 邊沿 JK觸發(fā)器的次態(tài)僅僅取決于 CP下降

43、沿到達(dá)時輸入信號的狀態(tài)， 不存在鐘控（電位）觸發(fā)器的空翻現(xiàn)象，也解決了主從觸發(fā)器的一 次翻轉(zhuǎn)問題， 增強了抗干擾能力。 1 & & 1 & & & & Q Q J CP K 邊沿 JK觸發(fā)器電路結(jié)構(gòu) 115 （ 3）維持阻塞 D觸發(fā)器 維持阻塞觸發(fā)器是 邊沿 觸發(fā)器 包括維持阻塞結(jié)構(gòu) RS、 JK和 D觸發(fā)器 Qn+1=D CP 置 0阻塞線 置 1維持線 置 0維持線 & & & & & & Q Q SD RD CP D1 D2 G1 G2 G3 G6 G5 G4 基本 RS 觸發(fā)器 SD RD 維持阻塞 D觸發(fā)器電路結(jié)構(gòu) 7、觸發(fā)器的轉(zhuǎn)換方法 可以通過在現(xiàn)有的觸發(fā)器前增加組合邏輯電路，將現(xiàn)

44、 有的觸發(fā)器類型轉(zhuǎn)換為需要的觸發(fā)器類型 轉(zhuǎn)換方法 首先寫出現(xiàn)有的觸發(fā)器和轉(zhuǎn)換后的觸發(fā)器的特性方程； 比較二者，可得到新觸發(fā)器輸入端的驅(qū)動方程，也即組 合邏輯電路的輸出表達(dá)式； 據(jù)此畫出轉(zhuǎn)換電路 116 117 8、觸發(fā)器的 HDL設(shè)計方法 方法一 ：根據(jù)電路結(jié)構(gòu)，寫出輸出表達(dá)式，采用 結(jié) 構(gòu) 描述方式（ assign語句） 適于簡單的觸發(fā)器，或沒有時鐘信號的觸發(fā)器 例如基本 RS觸發(fā)器， D鎖存器 方法二 ：根據(jù)特性表，采用 行為 描述方式（系統(tǒng)級 描述： if-else語句、 case語句；算法級描述： assign語句） 適于功能較復(fù)雜的觸發(fā)器、有時鐘信號的觸發(fā)器 例如鐘控 RS觸發(fā)器，各種 D、 JK、 T、 T觸發(fā)器 建議：對課件中的每種觸發(fā)器 ， 自己進(jìn)行 設(shè)計分析 ， 在計算機上完成 HDL設(shè)計 ！