《《存儲(chǔ)器技術(shù)》課件》由會(huì)員分享，可在線閱讀，更多相關(guān)《《存儲(chǔ)器技術(shù)》課件（71頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第 5章 存 儲(chǔ) 器 技 術(shù)CPU與 存 儲(chǔ) 器 的 連 接隨 機(jī) 存 取 存 儲(chǔ) 器現(xiàn) 代 微 機(jī) 的 存 儲(chǔ) 體 系存 儲(chǔ) 器 概 述 5.1 存 儲(chǔ) 器 概 述5.1.1. 存 儲(chǔ) 器 的 分 類5.1.2 存 儲(chǔ) 器 的 性 能 指 標(biāo)5.1.3 存 儲(chǔ) 器 系 統(tǒng) 的 結(jié) 構(gòu) 5.1.1 存 儲(chǔ) 器 的 分 類u 按 構(gòu) 成 存 儲(chǔ) 器 的 介 質(zhì) 分 類u 按 存 取 方 式 分 類u 按 在 計(jì) 算 機(jī) 中 的 作 用 分 類 u 按 制 造 工 藝 分 類從 不 同 角 度 進(jìn) 行 分 類 1 按 構(gòu) 成 存 儲(chǔ) 器 的 介 質(zhì) 分 類u 磁 芯 存 儲(chǔ) 器u 半 導(dǎo) 體 存

2、儲(chǔ) 器u 光 電 存 儲(chǔ) 器u 磁 膜 、 磁 泡 和 其 它 磁 表 面 存 儲(chǔ) 器u 光 盤 存 儲(chǔ) 器 等 1 按 構(gòu) 成 存 儲(chǔ) 器 的 介 質(zhì) 分 類v磁 芯 存 儲(chǔ) 器 體 積 大 、 成 本 高 、 工 藝 復(fù) 雜 ， 現(xiàn) 已 完 全 淘 汰 。v磁 表 面 介 質(zhì) 和 光 電 技 術(shù) 實(shí) 現(xiàn) 的 存 儲(chǔ) 器 存 儲(chǔ) 容 量 大 、 訪 問(wèn) 速度 較 慢 、 信 息 不 易 丟 失 ， 常 用 于 計(jì) 算 機(jī) 的 外 存 儲(chǔ) 器 。v半 導(dǎo) 體 存 儲(chǔ) 器 由 于 采 用 大 規(guī) 模 和 超 大 規(guī) 模 集 成 電 路 工 藝 制造 ， 具 有 體 積 小 、 質(zhì) 量 小 、 成

3、 本 低 等 一 系 列 優(yōu) 點(diǎn) 而 使 它 成為 微 型 計(jì) 算 機(jī) 中 的 主 要 存 儲(chǔ) 器 件 。v本 章 主 要 討 論 半 導(dǎo) 體 存 儲(chǔ) 器 。 2 按 存 取 方 式 分 類半 導(dǎo) 體 存 儲(chǔ) 器 隨 機(jī) 讀 寫 存 儲(chǔ) 器 （ RAM）只 讀 存 儲(chǔ) 器（ ROM） 靜 態(tài) RAM（ SRAM）動(dòng) 態(tài) RAM（ DRAM）掩 膜 ROM可 編 程 ROM（ PROM）可 擦 除 PROM（ EPROM）電 可 擦 除 PROM（ E 2PROM）快 擦 型 ROM（ Flash Memory ） RAM和 ROM（ 1） 隨 機(jī) 讀 寫 存 儲(chǔ) 器 RAMv 信 息 可 以

4、隨 時(shí) 寫 入 或 讀 出v 關(guān) 閉 電 源 后 所 存 信 息 將 全 部 丟 失v 靜 態(tài) RAM采 用 雙 穩(wěn) 電 路 存 儲(chǔ) 信 息 ， 動(dòng) 態(tài) RAM是 以 電 容 上 的 電 荷 存 儲(chǔ) 信 息 。v 靜 態(tài) RAM速 度 更 快 ， 而 動(dòng) 態(tài) RAM的 集 成 度 更 高 、 功 耗 和 價(jià) 格 更 低 ， 動(dòng) 態(tài) RAM必 須 定 時(shí) 刷 新 。（ 2） 只 讀 存 儲(chǔ) 器 ROMv ROM是 一 種 在 工 作 過(guò) 程 中 只 能 讀 不 能 寫 的 非 易 失 性 存 儲(chǔ) 器 v 掉 電 后 所 存 信 息 不 會(huì) 丟 失 3 按 在 計(jì) 算 機(jī) 中 的 作 用 分 類

5、v 主 存 儲(chǔ) 器 主 存 或 內(nèi) 存 ， 主 要 用 來(lái) 存 放 活 躍 的 程 序 和 數(shù) 據(jù) ， CPU可 以直 接 對(duì) 其 進(jìn) 行 讀 /寫 操 作 。 v 輔 助 存 儲(chǔ) 器 外 存 ， 其 容 量 大 ， 成 本 低 ， 主 要 用 來(lái) 存 放 目 前 不 活 躍 的 程序 和 數(shù) 據(jù) ， CPU對(duì) 其 進(jìn) 行 的 讀 寫 操 作 必 須 通 過(guò) 內(nèi) 存 才 能 進(jìn) 行 。v 緩 沖 存 儲(chǔ) 器 緩 存 ， 位 于 主 存 與 CPU之 間 ， 其 存 取 速 度 非 常 快 ， 但 存 儲(chǔ)容 量 小 ， 主 要 是 完 成 主 存 和 CPU之 間 的 速 度 匹 配 。 4 按

6、 制 造 工 藝 分 類 v 雙 極 型 讀 寫 速 度 快 ， 集 成 度 低 ， 功 耗 大 ， 價(jià) 格 偏 高 。 常 用 于 計(jì) 算機(jī) 中 的 小 容 量 高 速 緩 存 或 一 些 要 求 速 度 高 或 容 量 小 的 微 機(jī) 中 。 v 金 屬 氧 化 物 半 導(dǎo) 體 型 存 取 速 度 較 慢 ， 集 成 度 高 ， 功 耗 低 ， 價(jià) 格 便 宜 ， 常 用 來(lái) 制作 多 種 半 導(dǎo) 體 存 儲(chǔ) 器 。 5.1.2 存 儲(chǔ) 器 的 主 要 性 能 指 標(biāo) 存 儲(chǔ) 容 量 存 取 時(shí) 間 功 耗 可 靠 性 集 成 度 性 能 /價(jià) 格 比 (1) 用 單 元 數(shù) 位 數(shù) 表

7、示 ， 以 位 為 單 位 (2) 用 字 節(jié) 數(shù) 表 示 容 量 ， 以 字 節(jié) 為 單 位 主 要 性 能 指 標(biāo)v 存 儲(chǔ) 容 量 ： (1) 用 單 元 數(shù) 位 數(shù) 表 示 ， 以 位 為 單 位 。 如 1K 4 位 (2) 用 字 節(jié) 數(shù) 表 示 容 量 ， 以 字 節(jié) 為 單 位 ， 如 128B v 存 取 時(shí) 間 從 CPU給 出 有 效 的 存 儲(chǔ) 地 址 到 存 儲(chǔ) 器 給 出 有 效 數(shù) 據(jù) 所 需 的 時(shí) 間v 功 耗 功 耗 反 映 了 存 儲(chǔ) 器 耗 電 的 多 少 ， 同 時(shí) 也 相 應(yīng) 地 反 映 了 發(fā) 熱 程 度 （ 溫 度 會(huì) 限制 集 成 度 的 提

8、高 ） 。 v 可 靠 性 指 存 儲(chǔ) 器 對(duì) 外 界 電 磁 場(chǎng) 及 溫 度 等 變 化 的 抗 干 擾 能 力 。 v 集 成 度 集 成 度 指 在 一 塊 存 儲(chǔ) 芯 片 內(nèi) 能 集 成 多 少 個(gè) 基 本 存 儲(chǔ) 電 路 。v 性 能 價(jià) 格 比 性 能 價(jià) 格 比 (簡(jiǎn) 稱 性 價(jià) 比 )是 衡 量 存 儲(chǔ) 器 經(jīng) 濟(jì) 性 能 好 壞 的 綜 合 指 標(biāo) 。 5.1.3 存 儲(chǔ) 器 系 統(tǒng) 的 結(jié) 構(gòu) 基 本 存 儲(chǔ) 單 元 存 儲(chǔ) 體 地 址 譯 碼 電 路 片 選 與 讀 寫 控 制 電 路 I/O電 路 集 電 極 開(kāi) 路 或 三 態(tài) 輸 出 緩 沖 器 其 它 外 圍 電

9、路 存 儲(chǔ) 器 系 統(tǒng) 結(jié) 構(gòu) 示 意 圖 CBAB DB地址鎖存 地 址譯 碼 存 儲(chǔ) 體（ 矩 陣 ） 數(shù) 據(jù)緩 沖讀 寫 控 制 存 儲(chǔ) 器 系 統(tǒng) 結(jié) 構(gòu)1.存 儲(chǔ) 體 由 若 干 個(gè) 基 本 存 儲(chǔ) 電 路 按 一 定 的 規(guī) 則 排 列 起 來(lái) ， 構(gòu) 成 存 儲(chǔ) 體2 地 址 譯 碼 電 路 對(duì) CPU送 來(lái) 的 地 址 信 息 進(jìn) 行 譯 碼 ， 選 中 片 內(nèi) 某 一 存 儲(chǔ) 單 元 ， 在 讀 /寫信 號(hào) 的 作 用 下 對(duì) 該 單 元 進(jìn) 行 讀 寫 。 有 兩 種 方 式 ， 即 單 譯 碼 與 雙 譯 碼 。3 片 選 與 讀 寫 控 制 電 路 接 收 片 選 信

10、號(hào) 及 來(lái) 自 CPU的 讀 /寫 控 制 信 號(hào) ， 形 成 芯 片 內(nèi) 部 控 制 信 號(hào)4 數(shù) 據(jù) 緩 沖 器 用 于 暫 時(shí) 存 放 來(lái) 自 CPU的 寫 入 數(shù) 據(jù) 或 從 存 儲(chǔ) 體 內(nèi) 讀 出 的 數(shù) 據(jù) 。 5 地 址 鎖 存 器 鎖 存 地 址 信 息 并 交 地 址 譯 碼 器 ， 空 出 總 線 為 即 將 傳 送 數(shù) 據(jù) 作 準(zhǔn) 備 。 A7A0A1 25510 存 儲(chǔ) 器地址譯碼器 4位I/O 0 I/O3數(shù) 據(jù) 緩 沖 器控 制電 路 A5 A6 A7 A8 A9 Y31Y0 Y1 A0A1A2A3A4 Y譯 碼 器X譯碼器 32 32存 儲(chǔ) 矩 陣1K 1 數(shù)據(jù)緩

11、沖器控 制電 路 X0X1 I/O（ 1位 ）X2X31單 譯 碼 方 式 雙 譯 碼 方 式 256 4位 的 存 儲(chǔ) 芯 片 1K 1的 存 儲(chǔ) 芯 片 單 譯 碼 與 雙 譯 碼 第 5章 存 儲(chǔ) 器 技 術(shù)CPU與 存 儲(chǔ) 器 的 連 接隨 機(jī) 存 取 存 儲(chǔ) 器現(xiàn) 代 微 機(jī) 的 存 儲(chǔ) 體 系存 儲(chǔ) 器 概 述 5.2 隨 機(jī) 讀 寫 存 儲(chǔ) 器 RAM5.2.1 靜 態(tài) RAM5.2.2 動(dòng) 態(tài) RAM 5.2.1 靜 態(tài) RAM 基 本 存 儲(chǔ) 單 元 工 作 過(guò) 程 靜 態(tài) RAM芯 片 Intel2114 T3、 T4是 負(fù) 載 管 ， T1、 T2為 工 作 管 ， T5

12、、 T6、 T7、T8是 控 制 管 。該 電 路 有 兩 種 穩(wěn) 定 狀 態(tài) ： T1截 止 ， T2導(dǎo) 通 為 狀 態(tài) “ 1” ；T 2 截 止 ， T 1 導(dǎo) 通 為 狀 態(tài)“ 0” 。 X地 址 選 擇 Y地 址 選 擇 T 8B T7 A T6 T5 T2 T1 T4 T3VCC 所 有 存 儲(chǔ) 元共 用 此 電 路 靜 態(tài) RAM的 基 本 存 儲(chǔ) 電 路I/O I/O 1 基 本 存 儲(chǔ) 單 元 2 工 作 過(guò) 程讀 操 作 ：T5、 T6、 T7、 T8均 導(dǎo) 通 ， A點(diǎn) 與 B點(diǎn) 分 別 通 過(guò) T5、 T6管與 及 相 通 ， 及 又 進(jìn) 一 步 通 過(guò) T7、 T8管

13、 與 及 線 相 通 ， 即 將 電 路 的 狀 態(tài) 傳 送 到 及 線 上 。由 其 電 流 方 向 或 電 流 有 無(wú) 即 可 判 定 該 電 路 存 儲(chǔ) 的 信 息是 “ 1” 還 是 “ 0” ； 寫 操 作 ：寫 入 信 號(hào) 從 線 及 線 輸 入 ， 如 要 寫 入 “ 1” ， 則 線 為 高 電 平 ， 而 線 為 低 電 平 ， 它 們 通 過(guò) T7、 T8管 和 T5、 T6管 分 別 與 A端 和 B端 相 連 ， 使 A=“1”， B=“0”，即 強(qiáng) 迫 T2管 導(dǎo) 通 ， Tl管 截 止 ， 相 當(dāng) 于 把 輸 入 電 荷 存 儲(chǔ) 于Tl和 T2管 的 柵 級(jí) 。 0

14、D D0 O/IO/I 0D D0 O/I O/IO/IO/IO/I O/I接 X地 址 譯 碼 3 靜 態(tài) RAM芯 片 Intel2114 v 常 用 的 SRAM芯 片 有 2114（ 1K 4） 、 2142（ 1K 4） 、 6116（ 2K 8） 、6232（ 4K 8） 、 6264（ 8K 8） 、 和 62256（ 32K 8） 等 。WECS符 號(hào) 名 稱 功 能 說(shuō) 明A 0A9 地 址 線 接 地 址 總 線 ， 用 來(lái) 對(duì) 某 存 儲(chǔ) 單 元 尋 址I/O1I/O4 雙 向 數(shù) 據(jù) 線 用 于 數(shù) 據(jù) 的 寫 入 和 讀 出片 選 線 低 電 平 時(shí) ， 選 中 該

15、芯 片寫 允 許 線 VCC 電 源 線 5VCS =0時(shí) 寫 入 數(shù) 據(jù) ；WE=0，Intel 2114芯 片 引 腳 功 能 123456 789 18171615 14131211 10A1A2 A3A4A5A6A0 CSGND VCCA7A8A 9I/O1I/O2I/O 3I/O4WE 引 腳 圖 Intel 2114的 工 作 時(shí) 序 D恢 復(fù) 時(shí) 間 CB A 片 選 有 效 后讀 取 時(shí) 間 下 一 周 期地 址 有 效 后讀 取 時(shí) 間 讀 周 期 讀 信 號(hào)地 址片 選數(shù) 據(jù) 輸 出 讀 操 作 時(shí) 序 Intel 2114的 工 作 時(shí) 序 寫 操 作 時(shí) 序 寫 脈 沖

16、 寬 度 數(shù) 據(jù) 有 效時(shí) 間 恢 復(fù) 時(shí) 間地 址 建 立時(shí) 間 CB DA 下 一 周 期寫 周 期寫 信 號(hào)地 址片 選數(shù) 據(jù) 輸 出 5.2.2 動(dòng) 態(tài) RAM 單 管 DRAM的 基 本 存 儲(chǔ) 電 路 動(dòng) 態(tài) RAM的 結(jié) 構(gòu) 動(dòng) 態(tài) RAM的 刷 新 動(dòng) 態(tài) RAM芯 片 Intel2164A 讀 出 再 生 放 大 器T2列 選 擇 線 Y C T1 行 選 擇 線 X數(shù) 據(jù) I/O線 T2為 一 列 基 本 存 儲(chǔ)單 元 電 路 上 共 有 的控 制 管 。電 容 C有 電 荷 表 示 “ 1” ， 無(wú)電 荷 表 示 “ 0” 。 若 地 址 經(jīng)譯 碼 后 選 中 行 選 線

17、 X及 列 選線 Y， 則 T1、 T2同 時(shí) 導(dǎo) 通 ，可 對(duì) 該 單 元 進(jìn) 行 讀 /寫 操 作 。1 單 管 DRAM的 基 本 存 儲(chǔ) 電 路 2 動(dòng) 態(tài) RAM的 結(jié) 構(gòu)A0A9 A 5A9 A0A4 數(shù)據(jù)線 Y1 行 時(shí) 鐘 數(shù) 據(jù) 線T 讀 出 放 大C C 讀 出 放 大C CT TT行地址譯碼 列時(shí)鐘發(fā)生器數(shù)據(jù)緩沖讀寫控制 列 地 址 譯 碼列 地 址 鎖 存 行時(shí)鐘發(fā)生器Y32 X1X32 列 時(shí) 鐘 行地址鎖存D 地 址 多路 開(kāi) 關(guān) RAM控制邏輯W RASCAS 3 動(dòng) 態(tài) RAM的 刷 新 刷 新 請(qǐng) 求CLK地 址 多路 開(kāi) 關(guān)刷 新定 時(shí) 刷 新 地址 計(jì) 數(shù)

18、 控 制邏 輯 刷 新 周 期 刷 新 地 址地 址 總 線 刷 新 時(shí)高 阻 態(tài) DRAMCLK1對(duì) DRAM的 刷 新是 按 行 進(jìn) 行 的 ，只 要 在 刷 新 時(shí) 限2ms中 對(duì) DRAM系統(tǒng) 進(jìn) 行 逐 行 選 中 ，就 可 實(shí) 現(xiàn) 全 面 刷新 。 RAS 4 動(dòng) 態(tài) RAM芯 片 Intel2164AvIntel2164A是 64K 1b的 動(dòng) 態(tài) RAM存 儲(chǔ) 器 芯 片 芯 片 的 引 腳 123 456 78 9101112 131415 16N/CDINWE RASA0A 2A1V DD VSSCASD OUTA6 A5A4A3A7 Intel 2164A的 工 作 時(shí)

19、序 地 址WE DOUT 有 效 數(shù) 據(jù) 輸 出 RASCAS 高 阻 狀 態(tài) 列 地 址行 地 址 tRAS tCACtRAC tASR tASC 讀 操 作 時(shí) 序 Intel 2164A的 工 作 時(shí) 序?qū)?操 作 時(shí) 序 RASCAS 地 址WE DIND OUT 高 阻 狀 態(tài) 列 地 址 tRAS tASR tASC行 地 址 t WCS tDHt DS Intel 2164A的 工 作 時(shí) 序刷 新 操 作 時(shí) 序 RASCAS 地 址 行 地 址DOUT tRAStCRF tASR 第 5章 存 儲(chǔ) 器 技 術(shù)CPU與 存 儲(chǔ) 器 的 連 接隨 機(jī) 存 取 存 儲(chǔ) 器現(xiàn) 代 微

20、 機(jī) 的 存 儲(chǔ) 體 系存 儲(chǔ) 器 概 述 5.3 CPU與 存 儲(chǔ) 器 的 連 接 5.3.1 RAM的 擴(kuò) 展5.3.2 存 儲(chǔ) 器 的 譯 碼 5.3.1 RAM的 擴(kuò) 展 位 擴(kuò) 展 字 擴(kuò) 展 字 位 同 時(shí) 擴(kuò) 展 1. 位 擴(kuò) 展位 擴(kuò) 展 是 指 存 儲(chǔ) 芯 片 的 單 元 數(shù) （ 即 尋 址 空 間 ） 滿 足 要 求 而 I/O位數(shù) 不 夠 ， 需 多 片 存 儲(chǔ) 芯 片 實(shí) 現(xiàn) 指 定 位 數(shù) 的 數(shù) 據(jù) I/O。位 擴(kuò) 展 的 特 點(diǎn) ： 每 個(gè) 存 儲(chǔ) 芯 片 的 地 址 線 和 控 制 線 （ 包 括 片 選 信 號(hào) 線 、 讀 寫信 號(hào) 線 等 ） 并 聯(lián) 在 一

21、 起 ， 以 保 證 對(duì) 每 個(gè) 芯 片 及 內(nèi) 部 存 儲(chǔ) 單 元 的同 時(shí) 選 中 。 數(shù) 據(jù) 線 分 別 連 至 數(shù) 據(jù) 總 線 的 不 同 位 上 ， 以 保 證 通 過(guò) 數(shù) 據(jù) 總 線一 次 可 訪 問(wèn) 到 指 定 位 數(shù) 數(shù) 據(jù) 。 1. 位 擴(kuò) 展例 1： 用 1K 4的 Intel2114芯 片 構(gòu) 成 lK 8的 存 儲(chǔ) 器 系 統(tǒng) 。 1. 位 擴(kuò) 展 A11A10 譯碼器 A9A9 A0A0WR WEI/O I/OCS2114 (1).D 0D3D 4D7 A9A 0WEI/O I/O CS2114 (2). . . . . . . . . .8088 Y0M/IO硬 件

22、 連 線 1. 位 擴(kuò) 展 地 址 分 配 2. 字 擴(kuò) 展例 2： 用 2K 8的 Intel2716 ROM芯 片 組 成 8K 8的 存 儲(chǔ) 器 系 統(tǒng) 。 適 用 于 存 儲(chǔ) 芯 片的 I/O位 數(shù) 滿 足要 求 而 尋 址 空 間不 夠 的 情 況 2. 字 擴(kuò) 展 A10A0OE O0O7 M/IO8088 A12A11A10A 0RDD0D 7 2176 (1)CE A10A0OEO0O 7 2176 (2)CE A10A0OEO0O 7 2176 (3)CE A10A0OEO0O 7 2176 (4)CE Y3Y2Y1Y0譯碼器 . . . . . . .71 712716 7

23、1 硬 件 連 線 2. 字 擴(kuò) 展地 址 分 配 3. 字 位 同 時(shí) 擴(kuò) 展當(dāng) 存 儲(chǔ) 器 芯 片 的 單 元 數(shù) 和 I/O位 數(shù) 均 不 符 合 存 儲(chǔ) 器 系 統(tǒng) 的 要求 ， 就 需 要 用 多 片 這 樣 的 芯 片 同 時(shí) 進(jìn) 行 字 擴(kuò) 展 和 位 擴(kuò) 展 ， 以滿 足 系 統(tǒng) 的 要 求 。 例 3： 用 1K 4的 2114芯 片 組 成 2K 8的 存 儲(chǔ) 器 系 統(tǒng) 。 3. 字 位 同 時(shí) 擴(kuò) 展硬 件 連 線 3. 字 位 同 時(shí) 擴(kuò) 展地 址 分 配 5.3.2 存 儲(chǔ) 器 的 譯 碼v存 儲(chǔ) 器 與 地 址 總 線 的 連 接 ， 包 括 兩 方 面 內(nèi) 容

24、： 一 是 高 位 地址 線 譯 碼 ， 用 以 選 擇 存 儲(chǔ) 芯 片 ； 二 是 低 位 地 址 線 連 接 ， 用以 通 過(guò) 片 內(nèi) 地 址 譯 碼 器 選 擇 存 儲(chǔ) 單 元 。 全 譯 碼 法 部 分 譯 碼 法 線 選 法 1 全 譯 碼 法 全 譯 碼 法 是 指 將 地 址 總 線 中 除 片 內(nèi) 地 址 以 外 的 全 部 高 位 地址 接 到 譯 碼 器 的 輸 入 端 參 與 譯 碼 。特 點(diǎn)v采 用 全 譯 碼 法 ， 每 個(gè) 存 儲(chǔ) 單 元 的 地 址 都 是 唯 一 的 ， 不 存 在地 址 重 疊 ， 但 譯 碼 電 路 較 復(fù) 雜 ， 連 線 也 較 多 。v當(dāng)

25、 存 儲(chǔ) 器 容 量 小 于 可 尋 址 的 存 儲(chǔ) 空 間 時(shí) ， 可 從 譯 碼 器 輸 出線 中 選 出 連 續(xù) 的 幾 根 作 為 片 選 控 制 ， 多 余 的 令 其 空 閑 ， 以便 需 要 時(shí) 擴(kuò) 充 。 全 譯 碼 結(jié) 構(gòu)例 1： 設(shè) CPU尋 址 空 間 為 64KB（ 地 址 總 線 為 16位 ） ， 存 儲(chǔ)器 由 8片 容 量 為 8KB的 芯 片 構(gòu) 成 。 2 部 分 譯 碼 法 部 分 譯 碼 法 是 將 高 位 地 址 線 中 的 一 部 分 （ 而 不 是 全 部 ） 進(jìn)行 譯 碼 ， 產(chǎn) 生 片 選 信 號(hào) 。 該 方 法 常 用 于 不 需 要 全 部

26、地 址 空間 的 尋 址 能 力 ， 但 采 用 線 選 法 地 址 線 又 不 夠 用 的 情 況 。特 點(diǎn)v采 用 部 分 譯 碼 法 時(shí) ， 由 于 未 參 加 譯 碼 的 高 位 地 址 與 存 儲(chǔ) 器地 址 無(wú) 關(guān) ， 因 此 存 在 地 址 重 疊 問(wèn) 題 。v當(dāng) 選 用 不 同 的 高 位 地 址 線 進(jìn) 行 部 分 譯 碼 時(shí) ， 其 譯 碼 對(duì) 應(yīng) 的地 址 空 間 不 同 。 Y1Y0Y2Y3A14A13 2-4譯 碼 器 8K B（ 1）CS 8K B（ 4）CS8K B（ 2）CS 8K B（ 3）CSA15（ 不 參 加 譯 碼 ）A0 A12 部 分 譯 碼 法 結(jié)

27、 構(gòu) 部 分 譯 碼 結(jié) 構(gòu)例 2： CPU地 址 總 線 為 16位 ， 存 儲(chǔ) 器 由 4片 容 量 為 8KB的 芯 片 構(gòu)成 時(shí) ， 采 用 部 分 譯 碼 法 尋 址 32KB。 3 線 選 法 線 選 法 是 指 高 位 地 址 線 不 經(jīng) 過(guò) 譯 碼 ， 直 接 作 為 存 儲(chǔ) 芯 片 的片 選 信 號(hào) 。特 點(diǎn) ：v每 根 高 位 地 址 線 接 一 塊 芯 片 ， 用 低 位 地 址 線 實(shí) 現(xiàn) 片 內(nèi) 尋 址 。v結(jié) 構(gòu) 簡(jiǎn) 單 ， 但 地 址 空 間 浪 費(fèi) 大 ， 整 個(gè) 存 儲(chǔ) 器 地 址 空 間 不 連 續(xù) ，而 且 由 于 部 分 地 址 線 未 參 加 譯 碼

28、， 還 會(huì) 出 現(xiàn) 地 址 重 疊 。 A0 A10 （ 1）2K BCS （ 4）2K BCS（ 2）2K BCS （ 3）2K BCS1 1 1 1A11A 12A13A14 線 選 法 結(jié) 構(gòu) 線 選 法 結(jié) 構(gòu)例 3： 假 定 某 微 機(jī) 系 統(tǒng) 的 存 儲(chǔ) 容 量 為 8KB， CPU尋 址 空 間 為 64KB（ 即地 址 總 線 為 16位 ） ， 所 用 芯 片 容 量 為 2KB（ 即 片 內(nèi) 地 址 為 11位 ） 。 綜 合 應(yīng) 用 舉 例例 4 請(qǐng) 將 SRAM 6264芯 片 （ 8K 8） 與 系 統(tǒng) 連 接 ， 使 其 地 址范 圍 為 ： 38000H 39FF

29、FH和 78000H 79FFFH。 假 設(shè) 用74LS138譯 碼 器 構(gòu) 成 譯 碼 電 路 。 硬 件 連 線綜 合 應(yīng) 用 舉 例 地 址 碼 地 址 范 圍A19 A18 A17 A13 A12 A00 0 1 1 1 0 0 全 0 全 1 38000H 39FFFH0 1 1 1 1 0 0 全 0 全 1 78000H 79FFFH地 址 分 配 綜 合 應(yīng) 用 舉 例 第 5章 存 儲(chǔ) 器 技 術(shù)CPU與 存 儲(chǔ) 器 的 連 接隨 機(jī) 存 取 存 儲(chǔ) 器現(xiàn) 代 微 機(jī) 的 存 儲(chǔ) 體 系存 儲(chǔ) 器 概 述 5.4 現(xiàn) 代 微 機(jī) 的 存 儲(chǔ) 體 系5.4.1 Cache-主

30、存 存 儲(chǔ) 層 次5.4.2 主 輔 存 存 儲(chǔ) 體 系5.4.3 并 行 主 存 系 統(tǒng) 及 新 型 RAM 5.4.1 Cache-主 存 存 儲(chǔ) 層 次v用 高 速 的 靜 態(tài) RAM組 成 小 容 量 的 存 儲(chǔ) 器 ， 稱 作 高 速 緩 沖存 儲(chǔ) 器 Cache。 主 存 數(shù) 據(jù) 總 線CPU 主 存地 址寄 存器 MA 替 換 控 制 部 件主 存 -Cache地 址 變 換機(jī) 構(gòu) Cache地 址寄 存器 Cache存 儲(chǔ) 體 多 字 寬 地 址 總 線 不命中 命 中 單 字 寬 5.4.1 Cache-主 存 存 儲(chǔ) 層 次v如 何 工 作 ？ CPU訪 問(wèn) 存 儲(chǔ) 器 時(shí)

31、 送 出 訪問(wèn) 主 存 單 元 的 地 址 ， 由地 址 總 線 傳 送 到 Cache控制 器 中 的 主 存 地 址 寄 存器 MA， 主 存 Cache地 址變 換 機(jī) 構(gòu) 從 MA獲 取 地 址并 判 斷 該 單 元 內(nèi) 容 是 否已 經(jīng) 在 Cache中 ， 即 判 別是 否 命 中 。 若 命 中 ， 則 將 訪 問(wèn) 地 址 變換 成 在 Cache中 的 地 址 ，然 后 訪 問(wèn) Cache。若 Cache已 被 裝 滿 ， 則 需要 在 替 換 控 制 部 件 的 控 制下 完 成 替 換若 不 命 中 ， 則 CPU轉(zhuǎn) 去 訪問(wèn) 主 存 ， 并 將 包 含 該 存 儲(chǔ)單 元

32、的 信 息 裝 入 Cache。 v為 了 把 信 息 裝 入 Cache中 ， 必 須 應(yīng) 用 某 種 函 數(shù) 把 主 存 地 址映 像 到 Cache中 定 位 ， 稱 作 地 址 映 像 。v當(dāng) 信 息 按 這 種 映 像 關(guān) 系 裝 入 Cache后 ， 執(zhí) 行 程 序 時(shí) ， 應(yīng) 將主 存 地 址 變 換 為 Cache地 址 ， 這 個(gè) 變 換 過(guò) 程 成 為 地 址 變 換 。v與 主 存 容 量 相 比 ， Cache的 容 量 很 小 ， 它 所 保 存 的 信 息 僅是 主 存 信 息 的 一 個(gè) 子 集 ， 因 此 通 常 若 干 個(gè) 主 存 地 址 將 映 像同 一 個(gè)

33、 Cache地 址 。 直 接 映 像 方 式 全 相 聯(lián) 映 像 方 式 級(jí) 相 聯(lián) 映 像 方 式Cache-主 存 的 地 址 映 像 1 直 接 映 像 方 式v每 個(gè) 主 存 地 址 映 像 到 Cache中 的 一 個(gè) 指 定 的 地 址 v將 主 存 空 間 按 Cache的 尺 寸 分 區(qū) ， 每 區(qū) 內(nèi) 相 同 的 塊 號(hào) 映 像到 Cache中 相 同 的 塊 位 置 。 v直 接 映 像 是 一 種 最 簡(jiǎn) 單 的 地 址 映 像 方 式 ， 它 的 地 址 變 換 速度 快 ， 而 且 不 涉 及 其 他 兩 種 映 像 方 式 中 的 替 換 策 略 問(wèn) 題 。但 是

34、 這 種 方 式 的 塊 沖 突 概 率 較 高 ， 當(dāng) 程 序 往 返 訪 問(wèn) 兩 個(gè) 相互 沖 突 的 塊 中 的 數(shù) 據(jù) 時(shí) ， Cache的 命 中 率 將 急 劇 下 降 。 例 若 Cache被 分 為 2N塊 ，主 存 被 分 為 同 樣 大 小 的2M塊 ， 主 存 與 Cache中塊 的 對(duì) 應(yīng) 關(guān) 系 可 用 映 像函 數(shù) 表 示 ： j = i mod 2N。 式 中 ， j是 Cache中 的 塊號(hào) ， i是 主 存 中 的 塊 號(hào) 。 Cache 主 存第 0 塊第 1 塊 2N-1塊2N 塊 2N+1-1塊 第 0 塊第 1 塊 2N-1塊 . . . . 第 1區(qū)

35、 第 2區(qū) 2 全 相 聯(lián) 映 像 方 式v主 存 中 的 每 一 個(gè) 字 塊 可 映 像 到 Cache任 何 一 個(gè) 字塊 位 置 上 。v只 有 當(dāng) Cache中 的 塊 全 部 裝 滿 后 才 會(huì) 出 現(xiàn) 塊 沖 突 ，所 以 塊 沖 突 的 概 率 低 ， 可 達(dá) 到 很 高 的 Cache命 中率 ， 但 實(shí) 現(xiàn) 很 復(fù) 雜 。v當(dāng) 訪 問(wèn) 一 個(gè) 塊 中 的 數(shù) 據(jù) 時(shí) ， 塊 地 址 要 與 Cache塊表 中 的 所 有 地 址 進(jìn) 行 比 較 以 確 定 是 否 命 中 ， 查 找速 度 慢 。 另 外 在 出 現(xiàn) 沖 突 時(shí) ， 替 換 問(wèn) 題 比 較 復(fù) 雜 。 例 C

36、ache第 0 塊 第 1 塊 2N-1 塊 . 主 存第 0 塊 第 1 塊 2M-1塊 . . 3 組 相 聯(lián) 映 像 方 式v組 相 聯(lián) 映 像 方 式 是 全 相 聯(lián) 映 像 方 式 與 直 接 映 像 方 式 的 折 衷方 案 。 v將 存 儲(chǔ) 空 間 分 為 若 干 組 ， 各 組 之 間 是 直 接 映 像 ， 而 組 內(nèi) 各塊 之 間 則 是 全 相 聯(lián) 映 像 。v組 相 聯(lián) 方 式 在 判 斷 塊 命 中 及 替 換 算 法 上 都 要 比 全 相 聯(lián) 方 式簡(jiǎn) 單 ， 塊 沖 突 的 概 率 比 直 接 映 像 的 低 ， 其 命 中 率 也 介 于 直接 映 像 和 全

37、 相 聯(lián) 映 像 方 式 之 間 。 例 主 存第 0 塊 第 2k-1塊第 0 塊第 2k-1塊 第 2N-1塊 . . . .第 2k塊. . 第 2M-1塊 第 2k 塊. . . 第 0 組 第 1 組 第 2M-R組 第 0 組 第 1 組 第 2C 組 替 換 策 略1 先 進(jìn) 先 出 算 法 FIFO（ First In First Out）v按 調(diào) 入 Cache的 先 后 決 定 淘 汰 的 順 序 。v替 換 時(shí) ， 將 最 先 調(diào) 入 Cache的 頁(yè) 面 內(nèi) 容 予 以 淘 汰 。v易 實(shí) 現(xiàn) ， 系 統(tǒng) 開(kāi) 銷 少 ， 只 需 利 用 主 存 中 頁(yè) 面 調(diào) 度 的

38、歷 史 信 息 。v但 該 算 法 不 一 定 合 理 。2 近 期 最 少 使 用 算 法 LRU（ Least Recently Used）v按 Cache中 各 頁(yè) 面 使 用 的 頻 繁 程 度 決 定 淘 汰 的 順 序 。v替 換 時(shí) ， 將 在 最 近 一 段 時(shí) 間 內(nèi) 使 用 最 少 的 頁(yè) 面 內(nèi) 容 予 以 淘 汰 。v充 分 利 用 了 頁(yè) 面 調(diào) 度 的 歷 史 信 息 。v該 算 法 實(shí) 現(xiàn) 復(fù) 雜 。 5.4.2 主 輔 存 存 儲(chǔ) 層 次 主 存 的 特 點(diǎn) ： 由 半 導(dǎo) 體 器 件 構(gòu) 成 的 主 存 ， 其 速 度 遠(yuǎn) 高 于 磁 表面 存 儲(chǔ) 器 ， 但

39、 價(jià) 格 要 高 數(shù) 十 倍 ， 容 量 也 小 得 多 ， 且 掉 電 后 信息 即 丟 失 ， 因 此 只 能 用 來(lái) 存 儲(chǔ) 一 些 CPU所 執(zhí) 行 的 程 序 和 數(shù) 據(jù) 。 輔 存 的 特 點(diǎn) ： 輔 存 一 般 為 磁 表 面 存 儲(chǔ) 器 和 光 存 儲(chǔ) 器 ， 成 本 低 、容 量 大 、 速 度 慢 ， 掉 電 后 信 息 不 會(huì) 丟 失 ， 但 不 能 被 CPU直 接訪 問(wèn) 。 因 此 ， 它 主 要 用 來(lái) 存 儲(chǔ) 大 量 的 待 用 程 序 、 數(shù) 據(jù) 文 件 等 。 結(jié) 合 ： 當(dāng) CPU執(zhí) 行 某 程 序 時(shí) ， 在 存 儲(chǔ) 管 理 軟 件 和 有 關(guān) 硬 件 的

40、支 持 下 ， 把 有 關(guān) 程 序 加 載 至 主 存 ， 再 由 CPU從 主 存 讀 出 執(zhí) 行 。這 樣 ， 通 過(guò) 將 軟 件 和 硬 件 結(jié) 合 ， 把 主 存 和 輔 存 統(tǒng) 一 做 成 了 一個(gè) 整 體 ， 就 形 成 了 一 個(gè) 主 輔 存 層 次 結(jié) 構(gòu) 的 存 儲(chǔ) 體 系 。 虛 擬 存 儲(chǔ) 器v虛 擬 存 儲(chǔ) 器 是 建 立 在 主 輔 存 物 理 結(jié) 構(gòu) 基 礎(chǔ) 之 上 ，由 附 加 硬 件 裝 置 及 操 作 系 統(tǒng) 存 儲(chǔ) 管 理 軟 件 組 成 的一 種 存 儲(chǔ) 體 系 ， 它 將 主 存 和 輔 存 的 地 址 空 間 統(tǒng) 一編 址 ， 形 成 一 個(gè) 龐 大

41、的 存 儲(chǔ) 空 間 。 v 虛 地 址 和 實(shí) 地 址 用 戶 編 程 時(shí) 指 令 地 址 允 許 涉 及 輔 存 大 小 的 空 間 范 圍 ，這 種 指 令 地 址 稱 為 “ 虛 地 址 ” 實(shí) 際 的 主 存 儲(chǔ) 器 單 元 的 地 址 則 稱 為 “ 實(shí) 地 址 ” 5.4.3 并 行 主 存 系 統(tǒng) 及 新 型 RAMv采 用 字 長(zhǎng) W位 的 n個(gè) 容 量 相 同 的 存 儲(chǔ) 器 并 行 連 接 組 成 一 個(gè)更 大 的 存 儲(chǔ) 器 。 這 種 存 儲(chǔ) 器 在 一 個(gè) 存 取 周 期 內(nèi) 讀 出 的 不 是一 個(gè) 存 儲(chǔ) 單 元 的 W位 信 息 ， 而 是 n個(gè) 字 ， 存 儲(chǔ)

42、 元 件 仍 保 持原 有 的 速 度 ， 但 單 位 時(shí) 間 內(nèi) 存 儲(chǔ) 器 提 供 的 信 息 量 則 提 高 n倍 。 這 樣 組 織 的 主 存 系 統(tǒng) 稱 為 并 行 主 存 系 統(tǒng) 。v并 行 主 存 系 統(tǒng) 一 方 面 提 高 了 存 取 信 息 位 的 能 力 ， 另 一 方 面可 采 取 交 替 操 作 方 式 ， 加 速 從 主 存 讀 取 信 息 到 CPU的 平 均速 度 ， 有 益 于 解 決 主 存 和 CPU之 間 的 速 度 差 別 。 現(xiàn) 代 RAM FPM DRAM EDO DRAM SDRAM DDR DRDRAM PC機(jī) 內(nèi) 存 條1 FPM DRAM（

43、 Fast Page Mode DRAM， 快 速 頁(yè) 面 模 式 內(nèi) 存 ）v 把 連 續(xù) 的 內(nèi) 存 塊 以 頁(yè) 的 形 式 來(lái) 處 理 。 即 CPU所 要 讀 取 的 數(shù) 據(jù) 是 在 相 同 的 頁(yè) 面 內(nèi)時(shí) ， CPU只 要 送 出 一 個(gè) 行 地 址 信 號(hào) 。2 EDO DRAM（ Extended Data Out DRAM,擴(kuò) 展 數(shù) 據(jù) 輸 出 內(nèi) 存 ）v 和 FPM的 基 本 制 造 技 術(shù) 相 同 ， 在 緩 沖 電 路 上 有 所 差 別 ， 在 本 周 期 的 數(shù) 據(jù) 傳 送 尚未 完 成 時(shí) ， 可 進(jìn) 行 下 一 周 期 的 傳 送 。3 SDRAM（ Syn

44、chronous Burst DRAM, 同 步 突 發(fā) 內(nèi) 存 ）v 采 用 了 多 體 存 儲(chǔ) 器 結(jié) 構(gòu) 和 突 發(fā) 模 式 ， 為 雙 存 儲(chǔ) 體 結(jié) 構(gòu) ， 即 有 兩 個(gè) 存 儲(chǔ) 陣 列 ，一 個(gè) 被 CPU讀 取 數(shù) 據(jù) 時(shí) ， 另 一 個(gè) 已 經(jīng) 做 好 被 讀 取 的 準(zhǔn) 備 ， 兩 者 相 互 自 動(dòng) 切 換 。4 DDR（ Double Data Rate, 雙 倍 數(shù) 據(jù) 速 率 ） SDRAM v 傳 統(tǒng) 的 SDRAM內(nèi) 存 只 在 時(shí) 鐘 周 期 的 上 升 沿 傳 輸 指 令 、 地 址 和 數(shù) 據(jù) ， 而 DDR SDRAM內(nèi) 存 的 數(shù) 據(jù) 線 有 特 殊 的 電 路 ， 可 以 讓 它 在 時(shí) 鐘 的 上 下 沿 都 傳 輸 數(shù) 據(jù) 。5 DRDRAMv DRDRAM的 接 口 工 作 頻 率 為 400MHz， 由 于 它 能 在 時(shí) 鐘 信 號(hào) 的 上 升 沿 和 下 降 沿 各傳 輸 一 次 數(shù) 據(jù) ， 因 此 數(shù) 據(jù) 傳 輸 的 頻 率 實(shí) 際 上 為 800MHz， 其 峰 值 傳 輸 速 率 可 以達(dá) 到 1.6GB/s。