《存儲(chǔ)器和存儲(chǔ)器子系統(tǒng)》由會(huì)員分享，可在線閱讀，更多相關(guān)《存儲(chǔ)器和存儲(chǔ)器子系統(tǒng)（66頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、1 第 五 章 存 儲(chǔ) 器 及存 儲(chǔ) 器 子 系 統(tǒng) 2 本 章 主 要 介 紹 ： 存 儲(chǔ) 器 的 分 類 、 技 術(shù) 指 標(biāo) 、 組 成 及 層 次 結(jié) 構(gòu) 靜 態(tài) 存 儲(chǔ) 器 （ SRAM） 只 讀 存 儲(chǔ) 器 （ ROM， EPROM， E2PROM， FLASH） 動(dòng) 態(tài) 存 儲(chǔ) 器 （ DRAM) 存 儲(chǔ) 器 的 接 口 設(shè) 計(jì) 3第 一 節(jié) 存 儲(chǔ) 器 概 述 4 本 節(jié) 基 本 知 識(shí) 由 于 CPU的 速 度 不 斷 提 高 ， 處 理 的 信 息 量 不 斷 增大 ， 要 求 存 儲(chǔ) 器 提 高 存 取 速 度 ， 改 進(jìn) 存 取 方 式 。 存 儲(chǔ) 器 技 術(shù) 指 標(biāo) 存

2、 儲(chǔ) 器 分 類 與 性 能 內(nèi) 存 的 基 本 組 成 存 儲(chǔ) 系 統(tǒng) 的 層 次 結(jié) 構(gòu) 5 一 、 存 儲(chǔ) 器 的 主 要 技 術(shù) 指 標(biāo) 1、 存 儲(chǔ) 容 量 指 它 可 存 儲(chǔ) 的 信 息 的 字 節(jié) 數(shù) 或 比 特 數(shù) ， 通 常 用 存 儲(chǔ) 字 數(shù) （ 單 元 數(shù) ） 存 儲(chǔ) 字 長 （ 每 單 元 的 比 特 數(shù) ） 表 示 。 例 如 ： 1Mb=1M 1bit=128k 8bit=256k 4bit=1M位 1MB=1M 8bit=1M字 節(jié) 6 一 、 存 儲(chǔ) 器 的 主 要 技 術(shù) 指 標(biāo) （ 續(xù) ） 2、 存 取 速 度 （ 可 用 多 項(xiàng) 指 標(biāo) 比 表 示 ） （

3、 1） 存 取 時(shí) 間 （ 訪 問 時(shí) 間 ） TA 從 存 儲(chǔ) 器 接 收 到 讀 /寫 命 令 到 信 息 被 讀 出 或 寫 入 完 成所 需 的 時(shí) 間 （ 決 定 于 存 儲(chǔ) 介 質(zhì) 的 物 理 特 性 和 尋 址 部 件 的結(jié) 構(gòu) ） 。 例 如 ： ROM存 取 時(shí) 間 通 常 為 幾 百 ns； RAM存 取 時(shí) 間 通 常 為 幾 十 ns 到 一 百 多 ns； 雙 極 性 RAM存 取 時(shí) 間 通 常 為 1020 ns。 7 一 、 存 儲(chǔ) 器 的 主 要 技 術(shù) 指 標(biāo) （ 續(xù) ） （ 2） 存 取 周 期 TM 指 在 存 儲(chǔ) 器 連 續(xù) 讀 /寫 過 程 中 一

4、次 完 整 的 存 取 操 作所 需 的 時(shí) 間 或 者 說 是 CPU連 續(xù) 兩 次 訪 問 存 儲(chǔ) 器 的 最 小時(shí) 間 間 隔 。 （ 有 些 存 儲(chǔ) 器 在 完 成 讀 /寫 操 作 后 還 有 一 些 附 加 動(dòng) 作 時(shí) 間 或 恢 復(fù) 時(shí) 間 ， 例 如 刷 新 或 重 寫 時(shí) 。 ） TM略 大 于 TA。 8 一 、 存 儲(chǔ) 器 的 主 要 技 術(shù) 指 標(biāo) （ 續(xù) ） （ 3） 數(shù) 據(jù) 傳 送 速 率 （ 頻 寬 ） BM 單 位 時(shí) 間 內(nèi) 能 夠 傳 送 的 信 息 量 。 若 系 統(tǒng) 的 總 線 寬度 為 W， 則 BM=W/TM（ b/s） 例 如 ： 若 W=32位

5、， TM=100ns， 則 BM=32bit /100 10-9s=320 10+6=320Mbit/s =40MB/s 若 TM=40ns， 則 BM=100MB/s（ PCI的 T M=30ns） 早 期 的 PC機(jī) ： 總 線 為 8位 ， TM=250ns BM=8bit/250 10-9=4MB/s 9 一 、 存 儲(chǔ) 器 的 主 要 技 術(shù) 指 標(biāo) （ 續(xù) ） 3、 體 積 與 功 耗 （ 嵌 入 式 系 統(tǒng) 或 便 攜 式 微 機(jī) 中 尤 為 重 要 ） 4、 可 靠 性 平 均 故 障 間 隔 時(shí) 間 （ MTBF） ， 即 兩 次 故 障 之 間的平 均 時(shí) 間 間 隔 。

6、EPROM重 寫 次 數(shù) 在 數(shù) 千 到 10萬 次 之 間 ； ROM數(shù) 據(jù) 保 存 時(shí) 限 是 20年 到 100多 年 。 10 二 、 存 儲(chǔ) 器 的 分 類 與 性 能1、 內(nèi) 存 儲(chǔ) 器 也 稱 主 存 儲(chǔ) 器 ， 但 有 了 Cache后 ， 內(nèi) 存 包 括 主 存 與Cache。 其 速 度 快 ， 價(jià) 格 貴 ， 容 量 有 限 。 它 包 括 ： （ 1） 磁 性 存 儲(chǔ) 器 磁 泡 存 儲(chǔ) 器 和 磁 芯 存 儲(chǔ) 器 ， 信 息 不 易 丟 失 ， 但 容 量小 ， 體 積 大 。 （ 2） 半 導(dǎo) 體 存 儲(chǔ) 器 雙 極 性 存 儲(chǔ) 器 ： 速 度 快 ， 功 耗 大

7、， 價(jià) 格 貴 ， 容 量小 。 適 宜 作 Cache、 隊(duì) 列 等 ； 11 二 、 存 儲(chǔ) 器 的 分 類 與 性 能 （ 續(xù) ） MOS存 儲(chǔ) 器 ： 速 度 稍 慢 ， 集 成 度 高 ， 功 耗 小 ， 價(jià) 格 便 宜 。 a、 只 讀 存 儲(chǔ) 器 ROM： 掩 膜 ROM， 廠 家 制 造 時(shí) 已 編 程 ， 用 戶 不 可 編 程 ， 不 易 揮 發(fā) 。 PROM： 用 戶 可 一 次 編 程 （ OTP） 。 不 可 擦 除 。 EPROM： UV-EPROM， 紫 外 線 擦 除 可 編 程 ROM。 E2PROM： 電 可 擦 除 可 編 程 ROM。 b、 RAM存 儲(chǔ)

8、 器 （ 隨 機(jī) 存 取 存 儲(chǔ) 器 ， 又 稱 隨 機(jī) 讀 /寫 存 儲(chǔ) 器 ， 易 揮 發(fā) ） SRAM： 靜 態(tài) 存 儲(chǔ) 器 ， 掉 電 后 ， 信 息 丟 失 -揮 發(fā) 。 DRAM： 動(dòng) 態(tài) 存 儲(chǔ) 器 ， 即 使 不 掉 電 ， 信 息 也 會(huì) 丟 失 ， 需 要 定 時(shí) 刷 新 。 12 二 、 存 儲(chǔ) 器 的 分 類 與 性 能 （ 續(xù) ）2、 外 存 儲(chǔ) 器 外 存 儲(chǔ) 器 又 稱 海 存 ， 容 量 大 ， 價(jià) 格 低 ， 不 易 揮 發(fā) ，但 存 取 速 度 慢 。 外 存 有 ： 磁 表 面 存 儲(chǔ) 器 ： 磁 鼓 ， 磁 盤 （ 硬 盤 、 軟 盤 ） 光 存 儲(chǔ) 器

9、 ： CD-ROM, DVD-ROM, CD-R, WR-CD 半 導(dǎo) 體 存 儲(chǔ) 器 ： Flash存 儲(chǔ) 器 （ 閃 存 盤 ， 閃 存 條 ， U盤 。 13 三 、 內(nèi) 存 的 基 本 組 成 各 種 內(nèi) 存 的 內(nèi) 部 結(jié) 構(gòu) 各 異 ， 但 從 宏 觀 上 看 ， 通 常都 有 以 下 幾 個(gè) 部 分 ： 存 儲(chǔ) 體 ， 地 址 譯 碼 ， 讀 /寫 電 路 。 1、 存 儲(chǔ) 體 存 儲(chǔ) 二 進(jìn) 制 信 息 的 矩 陣 ， 由 多 個(gè) 基 本 存 儲(chǔ) 單 元 組成 ， 每 個(gè) 存 儲(chǔ) 單 元 可 有 0與 1兩 種 狀 態(tài) ， 即 存 儲(chǔ) 1bit信息 。 2、 地 址 譯 碼 部

10、 件 地 址 線 通 過 譯 碼 器 選 中 相 應(yīng) 的 存 儲(chǔ) 單 元 中 的 所 有基 本 單 元 。 地 址 線 條 數(shù) n=log 2N（ N為 存 儲(chǔ) 單 元 數(shù) ） 。 即 ： N=2n ， 若 n=16， N=2n=65536 14 三 、 內(nèi) 存 的 基 本 組 成 （ 續(xù) ） 3、 讀 /寫 電 路 讀 /寫 電 路 由 讀 出 放 大 器 、寫 入 電 路 和 讀 /寫 控 制 電 路 構(gòu)成 ， 通 過 數(shù) 據(jù) 線 與 CPU內(nèi) 的數(shù) 據(jù) 寄 存 器 相 連 。內(nèi) 存 的 基 本 組 成 框 圖 如 右 圖 ： MARMDRCPU 地 址 線控 制 線數(shù) 據(jù) 線 地 址 譯

11、 碼存 儲(chǔ) 體讀 寫 電 路內(nèi) 存 芯 片圖 5.1 內(nèi) 存 的 基 本 組 成 15 四 、 存 儲(chǔ) 系 統(tǒng) 的 層 次 結(jié) 構(gòu) 為 了 解 決 存 儲(chǔ) 器 速 度 與 價(jià) 格 之 間 的 矛 盾 ， 出 現(xiàn) 了存 儲(chǔ) 器 的 層 次 結(jié) 構(gòu) 。 1、 程 序 的 局 部 性 原 理 在 某 一 段 時(shí) 間 內(nèi) ， CPU頻 繁 訪 問 某 一 局 部 的 存 儲(chǔ)器 區(qū) 域 ， 而 對(duì) 此 范 圍 外 的 地 址 則 較 少 訪 問 的 現(xiàn) 象 就 是程 序 的 局 部 性 原 理 。 層 次 結(jié) 構(gòu) 是 基 于 程 序 的 局 部 性 原 理 的 。 對(duì) 大 量 典型 程 序 運(yùn) 行 情

12、況 的 統(tǒng) 計(jì) 分 析 得 出 的 結(jié) 論 是 ： CPU對(duì) 某些 地 址 的 訪 問 在 短 時(shí) 間 間 隔 內(nèi) 出 現(xiàn) 集 中 分 布 的 傾 向 。這 有 利 于 對(duì) 存 儲(chǔ) 器 實(shí) 現(xiàn) 層 次 結(jié) 構(gòu) 。 16 四 、 存 儲(chǔ) 系 統(tǒng) 的 層 次 結(jié) 構(gòu) （ 續(xù) ）2、 多 級(jí) 存 儲(chǔ) 體 系 的 組 成 目 前 ， 大 多 采 用 三 級(jí) 存 儲(chǔ) 結(jié) 構(gòu) 。 即 ： Cache-主 存 -輔 存 ， 如 下 圖 ：CPU 高速緩 存 主 存 輔 存輔 助 硬 件 輔 助 硬 、軟 件 17 四 、 存 儲(chǔ) 系 統(tǒng) 的 層 次 結(jié) 構(gòu) （ 續(xù) ） Cache引 入 主 要 解 決 存

13、取 速 度 ， 外 存 引 入 主 要 解 決容 量 要 求 。 CPU內(nèi) 的 寄 存 器 、 Cache、 主 存 、 外 存 都 可 以 存 儲(chǔ)信 息 ， 它 們 各 有 自 己 的 特 點(diǎn) 和 用 途 。 它 們 的 容 量 從 小到 大 ， 而 存 取 速 度 是 從 快 到 慢 ， 價(jià) 格 與 功 耗 從 高 到 低 。 Cache又 分 為 指 令 Cache和 數(shù) 據(jù) Cache。 18 四 、 存 儲(chǔ) 系 統(tǒng) 的 層 次 結(jié) 構(gòu) （ 續(xù) ） 3、 多 級(jí) 存 儲(chǔ) 系 統(tǒng) 的 性 能 考 慮 由 Cache和 主 存 構(gòu) 成 的 兩 級(jí) 存 儲(chǔ) 系 統(tǒng) ， 其 性 能主 要 取

14、決 于 Cache和 貯 存 的 存 取 周 期 以 及 訪 問 它 們 的次 數(shù) 。 （ 存 取 周 期 為 : Tc,Tm ;訪 問 次 數(shù) 為 : Nc,Nm） Cache（ N C,TC） 主 存 （ Nm,Tm)（ 1） Cache的 命 中 率 H= Nc (Nc+Nm)（ 2） CPU訪 存 的 平 均 時(shí) 間 Ta= H Tc+ (1-H) Tm 19 四 、 存 儲(chǔ) 系 統(tǒng) 的 層 次 結(jié) 構(gòu) （ 續(xù) ） Cache-主 存 系 統(tǒng) 的 效 率 e= Tc / Ta = 1 H+(1-H)Tm/Tc根 據(jù) 統(tǒng) 計(jì) 分 析 ： Cache的 命 中 率 可 以 達(dá) 到 90%9

15、8%當(dāng) Cache的 容 量 為 ： 32KB時(shí) ， 命 中 率 為 86% 64KB時(shí) ， 命 中 率 為 92% 128KB時(shí) ， 命 中 率 為 95% 256KB時(shí) ， 命 中 率 為 98% 20第 二 節(jié) 半 導(dǎo) 體 靜 態(tài) 存 儲(chǔ) 器 21 一 、 SRAMSRAM與 各 種 類 型 的 ROM都 屬 于 半 導(dǎo) 體 靜 態(tài) 存 儲(chǔ) 器 。一 、 靜 態(tài) 存 儲(chǔ) 器 （ SRAM）1、 6管 靜 態(tài) 存 儲(chǔ) 器 單 元 電 路 電 路 組 成 工 作 原 理 列 選 擇 線 I/OI/O T1 T2T3 T4T5 T6T7 T8+5V D位線 D位線行 選 擇 線 X Q Q圖

16、5.4 6管SRAM的 基 本 存 儲(chǔ) 單 元 22 一 、 SRAM 6管 SRAM單 元 電 路 工 作 原 理 當(dāng) Q=1, T2導(dǎo) 通 ， Q= 0, T1截 止 。 同 樣 ， T1導(dǎo) 通 ， T2截 止 。 T1、 T2構(gòu) 成 雙 穩(wěn) 態(tài) 觸 發(fā) 器 ， 存 儲(chǔ) 0與 1。 T3、 T4為 負(fù) 載 管 ， 為 觸 發(fā) 器 補(bǔ) 充 電 荷 。 T5、 T6為 門 控 管 ， 與 數(shù) 據(jù) 線 Di相 連 。 原 理 ： 當(dāng) 行 選 X=1（ 高 電 平 ） ， T5、 T6導(dǎo) 通 ， Q、 Q就 與 Di與 Di相 連 。當(dāng) 這 個(gè) 單 元 被 選 中 時(shí) ， 相 應(yīng) 的 列 選 Y=

17、1， T7、 T8導(dǎo) 通 （ 它 們 為 一 列 公 用 ） ，于 是 ， Di, Di 輸 出 。 當(dāng) 寫 入 時(shí) ， 寫 入 信 號(hào) 自 Di（ 或 Di） 輸 入 ， 此 時(shí) ， Di=1, Di=0, T5、 T6、 T7、 T8都 導(dǎo) 通 （ 因 為 X=1, Y=1） Di T8 T6 Q=1; Di T7 T5 Q=0. 23 一 、 SRAM（ 續(xù) ） 輸 入 信 息 存 儲(chǔ) 于 T1、 T2之 柵 極 。 當(dāng) 輸 入 信 號(hào) 、 地 址 選 通 信 號(hào) 消 失 后 ， T5T8截 止 ， 靠 VCC 與T3就 能 保 持 F/F=1， 所 以 ， 不 用 刷 新 （ 即 信

18、息 不 用 再 生 ） 。 Di與 Di對(duì) 外 只 用 一 條 輸 出 端 接 到 外 部 數(shù) 據(jù) 線 上 ， 這 種 存 儲(chǔ) 電路 讀 出 是 非 破 壞 性 的 。 24 一 、 SRAM（ 續(xù) ） 2、 SRAM的 引 腳 信 號(hào) 與 讀 寫 操 作 下 面 是 SRAM芯 片 628128的 引 腳 信 號(hào) （ 128k8） A16A0WEOECS D7D0 SRAM 628128128k 8 A16A0 地 址 線D7D0 雙 向 數(shù) 據(jù) 線CS 片 選 信 號(hào)WE 寫 允 許 信 號(hào)OE 輸 出 允 許 信 號(hào) （ 讀 ）這 種 芯 片 內(nèi) 部 位 字 結(jié) 構(gòu)（ 即 8位 數(shù) 據(jù)

19、每 位 都 有 ） 25 二 、 SRAM的 內(nèi) 部 結(jié) 構(gòu) 與 典 型 芯 片 1、 內(nèi) 部 組 成 結(jié) 構(gòu) 內(nèi) 部 有 行 、 列 譯 碼 器 ， 存 儲(chǔ) 矩 陣 ， 讀 寫 控 制 電 路 ， 輸 入 、輸 出 數(shù) 據(jù) 緩 沖 器 等 組 成 。 SRAM大 多 數(shù) 都 采 用 復(fù) 合 譯 碼 方 式 ， 而 不 采 用 線 譯 碼 。 因?yàn)?線 性 譯 碼 對(duì) 外 的 引 線 太 多 。 一 般 把 地 址 線 分 為 行 和 列 地 址 分別 進(jìn) 行 譯 碼 （ 行 列 地 址 線 數(shù) 可 以 對(duì) 稱 ， 也 可 以 不 對(duì) 稱 ） 。 存 儲(chǔ) 矩 陣 即 信 息 存 儲(chǔ) 體 ， 每

20、 一 位 二 進(jìn) 制 信 息 需 要 一 個(gè) 6管 基本 單 元 電 路 ， 如 2k8位 =20488=16384個(gè) 這 樣 的 單 元 電 路 組 成 存儲(chǔ) 體 。 讀 寫 控 制 電 路 主 要 控 制 讀 信 號(hào) （ OE） 、 寫 信 號(hào) （ WE） 及片 選 信 號(hào) （ CS） 。 26 二 、 SRAM的 內(nèi) 部 結(jié) 構(gòu) 與 典 型 芯 片 （ 續(xù) ）2、 典 型 芯 片 介 紹 SRAM 有 Intel 6116， 6264， 62128， 62256等 。 下 面 介 紹 6116。 容 量 為 ： 16k位 =2k8bit， 因 為 SRAM內(nèi) 部 都 是 按 字 節(jié) 組

21、成 的 。 地 址 線 ： 11條 ， 7條 用 于 行 地 址 ， 4條 用 于 列 地 址 。 數(shù) 據(jù) 線 ： 8條 ， 按 字 節(jié) 輸 入 、 輸 出 。 存 儲(chǔ) 體 ： 128168 = 16384個(gè) 存 儲(chǔ) 單 元 。 控 制 線 ： 3條 ， OE, WE, CS。 6116的 引 腳 與 內(nèi) 部 結(jié) 構(gòu) 如 下 圖 ： 27 二 、 SRAM的 內(nèi) 部 結(jié) 構(gòu) 與 典 型 芯 片 （ 續(xù) ）A7A6A5A4A3A2A1A0D0D1D2GND 123456789101112 VccA8A9WEOEA10CSD7D6D5D4D32423222120191817161514136116

22、 控 制 邏 輯 行譯碼輸 入數(shù) 據(jù)控 制 列 I/O列 譯 碼128*128存 儲(chǔ) 矩 陣A10A4D7D0 A3 A0CSWEOE圖 5.10 6116的 引 腳 和 功 能 框 圖 28第 三 節(jié) 只 讀 存 儲(chǔ) 器 （ ROM） 29 一 、 掩 膜 ROM ROM（ Read Only Memory ） 的 特 點(diǎn) 與 種 類 ROM的 信 息 在 使 用 時(shí) 是 不 被 改 變 的 ， 即 只 能 讀 出 ， 不 能 寫入 ， 寫 入 是 有 條 件 的 。 故 一 般 只 能 存 放 固 定 程 序 和 常 量 ， 如 監(jiān)控 程 序 、 BIOS程 序 等 。 ROM芯 片 的

23、種 類 很 多 ， 有 掩 膜 ROM、可 編 程 ROM（ PROM） 、 可 擦 除 可 編 程 ROM（ EPROM） 、電 可 擦 除 可 編 程 ROM（ EEPROM） 等 。 下 面 分 別 予 以 介 紹 。 1、 掩 膜 ROM 掩 膜 ROM是 廠 家 根 據(jù) 用 戶 的 要 求 采 用 掩 膜 技 術(shù) 把 程 序 和 數(shù)據(jù) 在 制 作 集 成 電 路 時(shí) 就 已 寫 入 完 成 。 一 旦 制 造 完 畢 ， 存 儲(chǔ) 器 的內(nèi) 容 就 被 固 定 下 來 ， 用 戶 不 能 修 改 。 若 要 修 改 ， 就 只 能 重 新 設(shè)計(jì) 掩 膜 。 30 一 、 掩 膜 ROM

24、（ 續(xù) ）A1A0 地址譯碼器 D3 D2 D1 D0 Vcc單 元 0單 元 1單 元 2單 元 3圖 5.14 掩 膜 式 ROM示 意 圖下 圖 為 一 個(gè) 簡 單 的 44位MOS管 ROM， 采 用 單 譯碼 結(jié) 構(gòu) ， 兩 位 地 址 可 譯 出4種 狀 態(tài) ， 輸 出 4條 選 擇線 ， 可 分 別 選 中 4個(gè) 單 元每 個(gè) 單 元 有 4位 輸 出 。若 A1A0=00, 則 選 中 0號(hào)單 元 ， 輸 出 為 1010B.圖 中 的 矩 陣 中 ， 在 行 列 的交 點(diǎn) ， 有 的 有 管 子 ， 輸 出為 0， 有 的 沒 有 ， 輸 出 為 1， 這 是 根 據(jù) 用 戶

25、 提 供 的程 序 對(duì) 芯 片 圖 形 （ 掩 膜 ）進(jìn) 行 二 次 光 刻 所 決 定 的 。 31 二 、 可 編 程 ROM（ PROM） 為 了 便 于 用 戶 根 據(jù) 自 己 的 需 要 確 定 ROM的 內(nèi) 容 ， 有 一 種 可 一次 編 程 的 ROM， 簡 稱 PROM。 這 種 芯 片 的 內(nèi) 部 是 采 用 多 發(fā) 射 極 （ 8個(gè) ） 熔 絲 式 PROM結(jié)構(gòu) 。 每 一 個(gè) 發(fā) 射 極 通 過 一 個(gè) 熔 絲 與 位 線 相 連 ， 管 子 工 作 于 射 極輸 出 器 狀 態(tài) 。 熔 絲 一 旦 燒 斷 ， 不 可 逆 轉(zhuǎn) ， 所 以 只 能 一 次 編 程 寫入

26、。 下 圖 為 這 種 PROM芯 片 的 內(nèi) 部 結(jié) 構(gòu) 。 32 二 、 可 編 程 ROM（ PROM） （ 續(xù) ）RcEcA0A1A2A3A4 字地址譯碼 32 132 Ec讀寫控制 讀寫控制RcD7 D0Ec圖 5.15 一 種 32*8熔 絲 式 PROM 33 三 、 UV-EPROMUV-EPROM為 可 擦 除 可 編 程的 ROM內(nèi) 部 電 路 結(jié) 構(gòu) 如 圖 ， 工 作 原 理如 下 ： 因 為 懸 浮 柵 T3不 導(dǎo) 通 ，當(dāng) X=1時(shí) ，T1不 導(dǎo) 通 ， 而 T2總 導(dǎo) 通 ， 該 電 路 為 全 1輸 出 。當(dāng) 寫 入 時(shí) ， 加 12.5V25V高 壓 ，D,

27、S被 瞬 時(shí) 擊 穿 ， 會(huì) 有 電 子 通 過絕 緣 層 注 入 懸 浮 柵 。 電 壓 去 掉 后 ，電 子 無 處 泄 漏 ， 硅 柵 為 負(fù) ， 形 成導(dǎo) 電 溝 道 （ P） ， 從 而 使 EPROM單 元 導(dǎo) 通 ， 輸 出 為 0， 沒 有 擊 穿 的單 元 輸 出 仍 為 1。P+ P+ + +N 襯 底S DSiO2 浮 柵（ a） 位 線Vcc 位線輸出行 線浮 柵 管 （ b）圖 5.16 浮 柵 MOS EPROM 存 儲(chǔ) 電 路T3T1 T2 34 三 、 UV-EPROM（ 續(xù) ） UV-EPROM擦 除 ： 當(dāng) 紫 外 線 照 射 時(shí) ， 懸 浮 柵 上 的 電

28、 荷 會(huì) 形 成 光 電 流泄 漏 掉 ， 即 可 把 信 息 擦 除 。 輸 出 仍 為 全 1。 （ 用 紫 外 線 照 射 芯 片 的 石 英 窗 口 約 10多 分 鐘 即 可 ） OEPGMCEA 12A8A7A0 D7 D0輸 出 允 許編 程 邏 輯Y 譯 碼X 譯 碼 輸 出 緩 沖Y 門256*256存 儲(chǔ) 矩 陣圖 5.17 2764A的 功 能 框 圖 35 三 、 UV-EPROM（ 續(xù) ） 介 紹 EPROM芯 片 27C040（ 512k 8） 27C040的 引 腳 信 號(hào) 如 圖 。 A0A18OECE/PGMV PP D7D027C040512k 8 A0A1

29、8 地 址 線D0D7 數(shù) 據(jù) 線OE 輸 出 允 許 （ 讀 ）CE/PGM 片 選 /編 程 脈 沖 ； 在 讀 出 操 作時(shí) 是 片 選 信 號(hào) ； 在 編 程 時(shí) 是 編 程 脈 沖 輸入 端 （ 加 入 一 個(gè) 50ms左 右 的 TTL負(fù) 脈沖 ） 。VPP 編 程 電 壓 ， 12.5V;正 常 時(shí) ， VPP接 VCC （ +5V） 36 四 、 E2PROM E2PROM（ 電 擦 除 PROM， 又 稱 EEPROM或 E2PROM: Electrically Erasable PROM） 工 作 原 理 ： 是 在 絕 緣 柵 MOS管 的 浮 柵 附 近 再 增 加 一

30、 個(gè) 柵 極（ 控 制 柵 ） 。 給 控 制 柵 加 一 正 電 壓 ， 就 可 在 浮 柵 和 漏 極 之 間 形成 厚 度 不 足 200（ 埃 ） 的 隧 道 氧 化 物 。 利 用 隧 道 效 應(yīng) ， 電 子 可注 入 浮 柵 ， 即 數(shù) 據(jù) 被 編 程 寫 入 。 若 給 控 制 柵 加 一 負(fù) 壓 ， 浮 柵 上的 電 荷 可 泄 漏 掉 ， 即 信 息 被 擦 除 。 （ 目 前 高 壓 源 已 集 成 在 芯 片 內(nèi) 而 使 用 單 一 的 +5V電 源 ） 下 面 介 紹 E 2PROAM芯 片 28256（ 32k8位 ） 37 四 、 E2PROM（ 續(xù) ） EEPRO

31、M 28256引 腳 信 號(hào) （ 32KByte） A0A14 D0D7CEOEWE E2PROM 28256 32k 8 A0A14 地 址 線D0D7 數(shù) 據(jù) 線CE 片 選OE 輸 出 允 許WE 寫 允 許CE OE WE L L H 讀 出 L H L 編 程 寫 入 / 芯 片 擦 除寫 入 一 個(gè) 字 節(jié) 大 約 15ms， 可 以 按 字 節(jié) 擦 除 ， 也 可 按 頁 擦 除 和 整 片 擦 除 。 不 需擦 除 的 部 分 可 以 保 留 。 38 五 、 閃 速 存 儲(chǔ) 器 （ FLASH） 閃 速 存 儲(chǔ) 器 也 稱 為 快 閃 存 儲(chǔ) 器 或 閃 存 ， 是 一 種

32、電可 擦 除 的 非 易 失 性 只 讀 存 儲(chǔ) 器 。 其 特 點(diǎn) 是 ： 1、 按 區(qū) 塊 或 頁 面 組 織 ； 除 了 可 進(jìn) 行 整 個(gè) 芯 片 的 擦 除 和 編 程 外 ， 還 可 按 字 節(jié) 、 區(qū) 快 或 頁 面 進(jìn) 行 擦 除 與 編 程 。 2、 可 進(jìn) 行 快 速 頁 面 寫 入 ： CPU將 頁 面 數(shù) 據(jù) 按 芯 片 存 取 速 度 （ 一 般 幾 十 到 200ns） 寫 入 頁 緩 存 ， 再 在 內(nèi) 部 邏 輯 控 制 下 ， 將 整 頁 數(shù) 據(jù) 寫 入 相 應(yīng) 頁 面 ， 大 大 提 高 了 編 程 速 度 。 39 五 、 閃 速 存 儲(chǔ) 器 （ FLAS

33、H）3、 具 有 內(nèi) 部 編 程 控 制 邏 輯 ： 寫 入 時(shí) ， 由 內(nèi) 部 邏 輯 控制 操 作 ， CPU可 做 其 他 工 作 。 （ CPU通 過 讀 出 校驗(yàn) 或 狀 態(tài) 查 詢 獲 知 編 程 是 否 結(jié) 束 ）4、 具 有 在 線 系 統(tǒng) 編 程 能 力 ： 擦 除 與 寫 入 無 需 取 下 。5、 具 有 軟 件 和 硬 件 保 護(hù) 能 力 ： 可 防 止 有 用 數(shù) 據(jù) 被 破壞 。 40 五 、 閃 速 存 儲(chǔ) 器 （ FLASH）（ 一 ） 閃 存 的 內(nèi) 部 組 織 1、 閃 存 區(qū) 別 于 其 他 SRAM的 最 大 特 點(diǎn) 是 ： 內(nèi) 部 設(shè) 有 命 令 寄

34、存 器 和 狀 態(tài) 寄 存 器 ， 因 而 可 通 過 軟 件 靈 活 控 制 。 采 用 命 令 方 式 可 使 閃 存 進(jìn) 入 各 種 不 同 工 作 狀 態(tài) 。 如 整 片 擦 除 ， 頁 面 擦 除 ， 整 片 編 程 ， 分 頁 編 程 ， 字 節(jié) 編 程 ， 進(jìn) 入 保 護(hù) 方 式 ， 讀 識(shí) 別 碼 等 。 閃 存 內(nèi) 部 可 自 行 產(chǎn) 生 編 程 電 壓 V PP。 在 工 作 狀 態(tài) 下 ， 在 系 統(tǒng) 中 就 可 實(shí) 現(xiàn) 編 程 操 作 。 部 分 型 號(hào) 內(nèi) 部 具 有 狀 態(tài) 機(jī) 和 編 程 計(jì) 時(shí) 器 ， 編 程 寫 入 可 在 其 內(nèi) 部 控 制 下 自 動(dòng) 完

35、成 。 41 五 、 閃 速 存 儲(chǔ) 器 （ FLASH） 2、 閃 存 的 組 織 結(jié) 構(gòu) 按 頁 面 組 織 和 按 區(qū) 塊 組 織（ 1） 按 頁 面 組 織 ： 內(nèi) 部 有 頁 緩 存 ， 存 儲(chǔ) 體 按 頁 面 組 織 ， 頁 緩 存 大 小 和 存 儲(chǔ) 體 的 頁 大 小 一 致 ， 可 以 把 頁 緩 存 內(nèi) 容 同 時(shí) 編 程 寫 入 相 應(yīng) 的 頁 內(nèi) 單 元 ， 提 高 了 編 程 速 度 。（ 2） 按 區(qū) 塊 組 織 ： 按 區(qū) 塊 組 織 的 閃 存 ， 提 供 字 節(jié) 、 區(qū) 塊 和 芯 片 擦 除 能 力 ， 編 程 速 度 較 快 ， 編 程 靈 活 性 優(yōu) 于

36、 頁 面 方 式 。 42 五 、 閃 速 存 儲(chǔ) 器 （ FLASH） （ 二 ） 閃 存 芯 片 舉 例 SST公 司 28EE0202Mb頁 面 式 閃 存 ， 256k8位 。 內(nèi) 部 組 織 為 2048頁 ， 每 頁 128個(gè) 字 節(jié) 。 頁 面 寫 周 期 為 5ms， 平 均 寫 入 時(shí) 間 為 39ns/字 節(jié) 。 讀 出 時(shí) 間 為 120150ns，重 寫 次 數(shù) 超 過 10萬 次 ， 數(shù) 據(jù) 保 持 時(shí) 間大 于 100年 。 對(duì) 外 信 號(hào) ： 32條 引 腳 。 A7A17 ： 11條 行 地 址 ， 決 定 頁 位 置 ； A0A6: 6條 列 地 址 ， 決

37、定 頁 內(nèi) 地 址 。 工 作 方 式 參 閱 教 材 。A7A17A0A6CEWEOE D0D7 SST28EE020 FLASH256k 8 43 五 、 閃 速 存 儲(chǔ) 器 （ FLASH） （ 三 ） 閃 存 的 應(yīng) 用 閃 存 像 RAM 一 樣 可 在 線 寫 入 數(shù) 據(jù) ， 又 具 有 ROM的 非 易 失 性 ， 因 而 可 以 取 代 全 部 的 UV-EPRAM和 大 部 分 的 EEPROM。 監(jiān) 控 程 序 、 引 導(dǎo) 程 序 或 BIOS等 基 本 不 變 或 不 經(jīng) 常 改 變 的 程 序 。 閃 存 條 、 閃 存 卡 （ Flash card， U盤 ） ， 數(shù)

38、 字 相 機(jī) ， 個(gè) 人 數(shù)字 助 理 （ PDN),MP3播 放 器 ， 筆 記 本 等 輔 存 。 即 將 取 代 軟 盤存 儲(chǔ) 器 和 硬 磁 盤 。 （ 因 其 無 機(jī) 械 運(yùn) 動(dòng) ， 存 取 速 度 快 ， 體 積小 ， 可 靠 性 高 等 優(yōu) 點(diǎn) ） 44第 四 節(jié) 動(dòng) 態(tài) RAM存 儲(chǔ) 器 45 一 、 DRAM的 基 本 存 儲(chǔ) 單 元DRAM 基 本 存 儲(chǔ) 單 元組 成 由 T與 電 容 Cs組 成 ， 信 息 存 儲(chǔ) 在 Cs上 。當(dāng) X=1， T導(dǎo) 通 ， 電 容 Cs與 數(shù) 據(jù) 線 D連 通 。 寫 入 時(shí) ， 外 部 數(shù) 據(jù) 驅(qū) 動(dòng) D， 并 由 D對(duì) 電 容 Cs

39、充 電 或 放 電 ， 改 變 其 存 儲(chǔ) 的 信 息 。 讀 出 時(shí) ， Cs經(jīng) D對(duì) 數(shù) 據(jù) 線 上 的 寄 生 電 容Cd充 電 或 放 電 ， 從 而 改 變 寄 生 電 容 Cd上 的電 壓 ， 讀 出 所 存 儲(chǔ) 的 信 息 。 因 每 次 輸 出 都會(huì) 使 Cs上 原 有 的 電 荷 泄 放 ， 存 儲(chǔ) 的 內(nèi) 容 就會(huì) 被 破 壞 ， 所 以 讀 出 是 破 壞 性 的 。 為 此 ，每 次 讀 出 后 都 需 要 進(jìn) 行 再 生 （ 重 新 寫 入 ）以 恢 復(fù) Cs上 的 信 息 。 因 為 CsCd， 讀 出 時(shí) 引 起 的 數(shù) 據(jù) 線 上 的電 壓 變 化 很 小 ，

40、再 加 上 噪 聲 的 影 響 ， 需 經(jīng) 過 靈敏 度 很 高 的 讀 出 放 大 器 放 大 和 整 形 后 才 能 輸 出TCS Cd（ 寄 生 電 容 ）字 選 線 XD（ 數(shù) 據(jù) 線 ） 46 一 、 DRAM的 基 本 存 儲(chǔ) 單 元 由 于 基 本 單 元 電 路 簡 單 ， 使 DRAM的 集 成 度（ 集 成 基 本 存 儲(chǔ) 單 元 數(shù) ） 很 高 ， 但 DRAM的 附 屬 電 路 較 復(fù) 雜 。 （ 需 讀 出 放 大 器 ， 整 形 ， 刷 新 等 電 路 ） 為 什 么 DRAM要 不 斷 地 刷 新 ？ 由 于 DRAM是 靠 電 容 Cs存 儲(chǔ) 信 息 的 ， C

41、s有 電 荷 時(shí) 為 邏 輯“ 1” ，沒 有 電 荷 時(shí) 為 邏 輯 “ 0”。 但 由 于 任 何 電 容 都 存 在 漏 電 ， 因 此 當(dāng) 電容 Cs存 有 電 荷 時(shí) ， 過 一 段 時(shí) 間 由 于 電 容 的 放 電 會(huì) 導(dǎo) 致 電 荷 流 失 ，信 息 也 會(huì) 丟 失 ， 解 決 的 辦 法 是 刷 新 ， 即 每 隔 一 定 時(shí) 間 （ 大 約14ms） 就 要 刷 新 一 次 ， 使 原 來 處 于 邏 輯 “ 1”的 電 容 的 電 荷 又 得到 補(bǔ) 充 ， 而 原 來 處 于 電 平 “0”的 電 容 仍 保 持 “ 0”。 47 二 、 DRAM的 引 腳 信 號(hào) 與

42、讀 寫 操 作 下 圖 為 1M1bit的 DRAM芯 片 WE ： 寫 允 許 信 號(hào) Di與 Do為 數(shù) 據(jù) 輸 入 /輸 出 信 號(hào) A0A9： 地 址 信 號(hào) , 1M=220 1Mb應(yīng) 有 20位 地 址 線 ， 由 于 DRAM 的 容 量 較 大 ， 又 不 希 望 有 太 多 的 引 腳 ， 所 以 大 多 數(shù) DRAM芯 片 都 采 用 分 時(shí) 復(fù) 用 方 式 傳 輸 地 址 ， 將 地 址 分 為 行 地 址 和 列 地 址 兩 部 分 分 時(shí) 在 地 址 線 上 傳 送 。 對(duì) 本 芯 片 用 A0A9先 傳 送 低 10位 地 址 ， 再 傳 送 高 10位 地 址 A

43、10A19。 A0A9RASCASWE DoDi1M1bitDRAM RAS和 CAS分 別 為 行 、 列 地 址 選 通 信 號(hào) 。 48 二 、 DRAM的 引 腳 信 號(hào) 與 讀 寫 操 作 RAS: （ Row Address Strobe） 行 地 址 選 通 信 號(hào) ， 有 效時(shí) 在 地 址 線 上 傳 送 的 是 行 地 址 （ 低 10位 ） ， 用 其 后 沿將 低 10位 地 址 鎖 存 到 內(nèi) 部 行 地 址 鎖 存 器 。 CAS: （ Column Address Strobe） 列 地 址 選 通 信 號(hào) ， 有效 時(shí) 在 地 址 線 上 傳 送 的 是 列 地

44、址 （ 高 10位 ） ， 用 其 后沿 將 高 10位 地 址 鎖 存 到 內(nèi) 部 列 地 址 鎖 存 器 。 DRAM芯 片 不 需 要 片 選 CS。 49 二 、 DRAM的 引 腳 信 號(hào) 與 讀 寫 操 作地 址 線RASCASWEDiDo 行 地 址 列 地 址 行 地 址 列 地 址寫 數(shù) 據(jù) 讀 數(shù) 據(jù)圖 5.12 DRAM操 作 時(shí) 序 下 圖 為 DRAM的 讀 寫 操 作 時(shí) 序 ， 首 先 在 地 址 線 上 出 現(xiàn) 有 效 的 行 地 址 ，然 后 RAS有 效 。 經(jīng) 過 一 段 時(shí) 間 之 后 ， 行 地 址 被 撤 銷 ， 改 送 列 地 址 ， CAS有 效

45、 。 當(dāng) 行 、 列 地 址 都 被 鎖 存 到 內(nèi) 部 的 行 、 列 地 址 鎖 存 器 之 后 ， 即 可 根據(jù) WE信 號(hào) 進(jìn) 行 讀 寫 操 作 。 50 三 、 DRAM芯 片 的 內(nèi) 部 結(jié) 構(gòu) 下 面 通 過 一 個(gè) 具 體 的 DRAM芯 片 2116介 紹 DRAM的內(nèi) 部 結(jié) 構(gòu) 。 2116為 16k1bit的 DRAM芯 片 。 對(duì) 外 引 腳 16條 ， A0A6 地 址 信 號(hào) 為 7條 ； WE 寫 允 許 ； RAS 行 地 址 選 通 ； CAS 列 地 址 選 通 Do 數(shù) 據(jù) 輸 出 ； Di 數(shù) 據(jù) 輸 入 ， 使 用 時(shí) Do、 Di連 接 在 一

46、起 。 其 內(nèi) 部 有 行 、 列 地 址 鎖 存 器 ， 行 、 列 譯 碼 器 ， 存 儲(chǔ) 矩 陣 ，讀 出 放 大 器 ， 行 、 列 時(shí) 鐘 電 路 ， 輸 出 緩 沖 器 和 輸 入 寄 存 器 等部 件 組 成 。 （ 128行 128列 ， 每 隔 15s刷 新 一 行 ， 1.92ms刷 新 一 遍 ） 其 內(nèi) 部 結(jié) 構(gòu) 框 圖 如 下 ： 51 三 、 DRAM芯 片 的 內(nèi) 部 結(jié) 構(gòu)(a) 邏 輯 符 號(hào)A0A1A2A3 DinA4A5A6RAS DoutCASWE 時(shí) 鐘 電 路 2RAS 128*128陣 列輸 入 寄 存 器時(shí) 鐘 電 路列 譯 碼 器讀 出 放

47、大 器和 I/O通 道列地址銷存器行譯碼器行地址鎖存器 輸出緩沖器CASA0A6 DinWESTOREDout(b)2116 動(dòng) 態(tài) RAM芯 片 結(jié) 構(gòu) DISABLE ENABLE圖 5.12 2116 DRAM 芯 片 的 邏 輯 符 號(hào) 結(jié) 構(gòu) 框 圖 52 四 、 DRAM刷 新1、 DRAM的 刷 新 策 略 DRAM芯 片 有 片 內(nèi) 刷 新 ， 片 外 刷 新 。（ 1） 集 中 刷 新 將 整 個(gè) 刷 新 周 期 分 為 兩 部 分 ,前 一 部 分 可 進(jìn) 行 讀 、 寫 或 維 持（ 不 讀 不 寫 ） ， 后 一 部 分 不 進(jìn) 行 讀 寫 操 作 而 集 中 對(duì) DR

48、AM刷 新操 作 。 這 種 方 式 控 制 簡 單 。 但 在 刷 新 過 程 中 不 允 許 讀 寫 ， 存 在死 時(shí) 間 。 53 四 、 DRAM刷 新 （ 續(xù) ）（ 2） 分 散 刷 新 （ 隱 式 刷 新 ） 在 每 個(gè) 讀 寫 或 維 持 周 期 之 后 插 入 刷 新 操 作 ， 刷 新 存 儲(chǔ) 矩 陣的 一 行 所 有 單 元 。 這 樣 把 一 個(gè) 存 儲(chǔ) 系 統(tǒng) 的 周 期 分 為 兩 部 分 ， 讀 寫 、 維 持 時(shí) 間和 刷 新 時(shí) 間 。 優(yōu) 點(diǎn) 是 控 制 簡 單 ， 不 存 在 死 時(shí) 間 ； 缺 點(diǎn) 是 刷 新 時(shí)間 占 整 個(gè) 讀 寫 系 統(tǒng) 時(shí) 間 的

49、一 半 ， 故 只 用 于 低 速 系 統(tǒng) 。 （ 3） 異 步 刷 新 利 用 CPU不 訪 問 存 儲(chǔ) 器 的 時(shí) 間 進(jìn) 行 刷 新 操 作 。 若 按 照 預(yù)定的 時(shí) 間 間 隔 應(yīng) 該 刷 新 時(shí) ， CPU正 在 訪 問 存 儲(chǔ) 器 ， 刷 新 周 期 可 以向 后 稍 微 延 遲 一 段 時(shí) 間 ， 只 要 保 證 在 刷 新 周 期 內(nèi) 所 有 的 行 都 能得 到 刷 新 即 可 。 54 四 、 DRAM刷 新 （ 續(xù) ） 這 種 方 式 優(yōu) 點(diǎn) 是 ： 對(duì) CPU訪 存 的 效 率 和 速 度 影 響 小 ， 又 不 存在 死 時(shí) 間 ； 缺 點(diǎn) 是 ： 控 制 電 路

50、較 復(fù) 雜 。 總 之 ， 可 以 在 DMA控 制 器 的 控 制 下 進(jìn) 行 分 散 或 異 步 刷 新 ，也 可 在 中 斷 服 務(wù) 程 序 中 進(jìn) 行 集 中 或 分 散 刷 新 。 用 DMA方 式 刷新比 中 斷 方 式 效 率 高 。 55 四 、 DRAM刷 新 （ 續(xù) ）2、 DRAM的 刷 新 模 式 DRAM的 存 儲(chǔ) 體 是 按 行 、 列 組 織 的 二 維 存 儲(chǔ) 矩 陣 ， 而 刷 新是 按 行 進(jìn) 行 的 ， 每 次 刷 新 對(duì) 一 行 的 數(shù) 據(jù) 同 時(shí) 進(jìn) 行 讀 出 、 放 大 、整 形 后 再 寫 入 。 刷 新 操 作 有 多 種 模 式 ， 有 的

51、芯 片 支 持 其 中 一 種模 式 ， 有 的 芯 片 同 時(shí) 支 持 多 種 模 式 。 常 見 的 兩 種 刷 新 模 式 為 ： （ 1） 只 用 RAS刷 新 模 式 ， CAS處 于 高 電 平 （ 不 動(dòng) 作 ） 。 此 模 式 無 需 給 出 列 地 址 ， 消 耗 電 流 小 ， 需 外 部 刷 新 地 址 計(jì) 數(shù) 器 RASCASDout地 址 行 地 址 高 阻 態(tài)圖 5.13 只 用 RAS信號(hào) 的 刷 新 模 式 56 四 、 DRAM刷 新 （ 續(xù) ）（ 2） CAS在 RAS之 前 的 刷 新 模 式 （ 自 動(dòng) 刷 新 模 式 ） 利 用 CAS信 號(hào) 比 RA

52、S提 前 動(dòng) 作 來 實(shí) 現(xiàn) 刷 新 。RASCASDout 高 阻 態(tài)圖 5.14 CAS在 RAS之 前 的 刷 新 模 式 正 常 時(shí) ， RAS先 于 CAS有 效 ； 而 若 在 CAS下 降 沿 之 后 RAS才 變 低 ，則 DRAM芯 片 進(jìn) 入 刷 新 周 期 。 此 時(shí) 外 部 產(chǎn) 生 的 地 址 被 忽 略 ， 而 是 由DRAM內(nèi) 部 刷 新 地 址 計(jì) 數(shù) 器 產(chǎn) 生 刷 新 地 址 ， 每 一 刷 新 周 期 自 動(dòng) 將 這 個(gè) 地 址 計(jì) 數(shù) 器 加 1， 故 不 需 外 加 的 刷 新 地 址 計(jì) 數(shù) 器 。 57第 五 節(jié) 存 儲(chǔ) 器 的 接 口 設(shè) 計(jì) 58

53、 一 、 存 儲(chǔ) 器 的 接 口 信 號(hào) 存 儲(chǔ) 器 通 過 總 線 與 CPU連 接 ， 它 們 之 間 要 交 換 地 址信 息 、 數(shù) 據(jù) 和 控 制 信 息 。 其 接 口 信 號(hào) 如 圖 。A0AmD0DnRDWRCSSIZE XTACK/WAIT 接 口 信 號(hào) 說 明 ：地 址 信 號(hào) ： A0Am數(shù) 據(jù) 信 號(hào) ： D0Dn讀 、 寫 信 號(hào) ： RD、 WR（ 有 時(shí) 二 者 合 二 為 一 ）片 選 信 號(hào) ： CS（ 高 地 址 譯 碼 產(chǎn) 生 ）多 字 節(jié) 寬 度 （ 使 能 ） 信 號(hào) ： SIZE （ 指 明 存 取 的 字 節(jié) 數(shù) ， 如 字 節(jié) 、 字 、 雙

54、字 等 ）握 手 信 號(hào) ： XTACK（ 對(duì) 異 步 總 線 為 傳 輸 應(yīng) 答 信 號(hào) ） WAIT（ 或 READY） 對(duì) 半 同 步 總 線 為 等 待 請(qǐng) 求 或 準(zhǔn) 備 就 緒 。 59 二 、 存 儲(chǔ) 器 設(shè) 計(jì) 需 考 慮 的 問 題1、 容 量 根 據(jù) 應(yīng) 用 場 合 ， 可 能 需 要 幾 KB幾 百 KB（ 如 嵌 入 式 計(jì) 算 機(jī) ） ， 也 可 能 需 要 幾 MB幾 百 MB（ 如 系 統(tǒng) 機(jī) ） 。2、 地 址 （ 空 間 ） 安 排 對(duì) 于 固 定 程 序 與 參 數(shù) 、 引 導(dǎo) 程 序 與 參 數(shù) 、 隨 機(jī) 程 序 與 數(shù) 據(jù) 、 中 斷 向 量 表 等

55、的 存 儲(chǔ) 空 間 的 分 配 ， 需 作 統(tǒng) 一 考 慮 與 按 排 。 即 對(duì) ROM、 RAM的 地 址 分 配 。3、 總 線 上 的 存 儲(chǔ) 器 存 取 信 號(hào) 及 時(shí) 序 不 同 的 總 線 有 不 同 的 接 口 信 號(hào) 與 不 同 的 時(shí) 序 ， 存 儲(chǔ) 器 設(shè) 計(jì) 時(shí) 必 須 認(rèn) 真 考 慮 。4、 數(shù) 據(jù) 總 線 寬 度 數(shù) 據(jù) 總 線 的 寬 度 （ 如 8， 16， 32， 64位 ） 決 定 存 儲(chǔ) 器 存 儲(chǔ) 體 的 個(gè) 數(shù) （ 1， 2， 4， 8個(gè) ） ， 也 決 定 了 字 節(jié) 使 能 信 號(hào) 的 條 數(shù) （ BE0BEn） 。 60 三 、 存 儲(chǔ) 器 接

56、口 設(shè) 計(jì) 舉 例例 1、 在 PC/XT總 線 上 用 62256擴(kuò) 充 64KB RAM。 SRAM 62256為 32K8位 ， 需 兩 片 。 一 般 ROM區(qū) 常 安 排 在 地 址 高 端 ， RAM區(qū) 常安 排 在 低 端 開 始 （ 因 中 斷 向 量 表 在 低 端 ） 。 若 在 現(xiàn) 有 的 8位 機(jī) 上 擴(kuò) 充 RAM， 則 要 考慮 擴(kuò) 充 的 RAM地 址 空 間 與 機(jī) 器 原 有 的 RAM相 鄰 接 。 若 本 次 擴(kuò) 充 的 地 址 為 ： E0000HEFFFFH。 則 譯 碼 電 路 如 下 : 地 址 譯 碼 采 用 門 電 路 實(shí)現(xiàn) ， 因 為 地 址

57、 為 ：E0000HEFFFFH=1110 0000 0000 0000 00001110 1111 1111 1111 1111B A19A17=111B， A16=0A15=0, 選 擇 第 一 片 62256; A15=1, 選 擇 第 二 片 62256。SA19SA18SA17SA16SA15 CS1CS2SA0SA14MEMRMEMW A0A14RDWRCE A0A14RDWRCE62256RAM 62256RAMD0D7地 址 譯 碼 器 61 三 、 存 儲(chǔ) 器 接 口 設(shè) 計(jì) 舉 例 （ 續(xù) ）例 2、 用 SRAM 62256在 ISA總 線 上 擴(kuò) 充 64KB RAM。

58、 因 為 ISA（ PC/AT） 為 16位 總 線 ， 故 數(shù) 據(jù) 總 線 是 D0D15， 地 址 線 為 24位 ，且 增 加 了 高 字 節(jié) 允 許 信 號(hào) BHE， 其 接 口 信 號(hào) 與 PX/XT不 同 。 具 體 電 路 如 下 。SA19SA18SA17SA16 CS1 CS2SA1SA15MEMRMEMW A0A14RDWRCE A0A14RDWRCE62256RAM 62256RAMD0D15地 址 譯 碼 器SA0BHE 0# 1#D0D7 D8D15偶 地 址 存 儲(chǔ) 體 奇 地 址 存 儲(chǔ) 體 地 址 譯 碼 器 說 明 ： 62 三 、 存 儲(chǔ) 器 接 口 設(shè) 計(jì)

59、 舉 例 （ 續(xù) ）例 3、 用 64k16位 SRAM芯 片 ， 設(shè) 計(jì) 256k32位 的 存 儲(chǔ) 器 （ 32 位 微 處 理 器 ） 。 其 中 UB、 LB為 SRAM的 高 、 低 字 節(jié) 有 效 使 能 信 號(hào) 。 該 總 線 上 一 定 提 供 字 節(jié) 選 擇 允 許 信 號(hào) ： BH0、 BH1、 BH2 BH3； 它 們 分 別 對(duì) 應(yīng) 地 址 信 號(hào) A1A0的 編 碼 如 下 ： A1 A0 字 節(jié) 選 擇 數(shù) 據(jù) 信 號(hào) 高 低 字 節(jié) 使 能 0 0 BH0 D0D7 LB 0 1 BH1 D8D15 UB 1 0 BH2 D16D23 LB 1 1 BH3 D24

60、D31 UB 根 據(jù) 題 目 要 求 ， 計(jì) 算 需 該 芯 片 8片 ， 分 為 2組 : D0D15 , D16D31; 若 采 用 20為 地 址 線 ， A0A1用 于 字 節(jié) 選 擇 ， A2A17用 于 片 內(nèi) 選 擇 ， 剩 下 的 A18、 A19作 為 外 部 譯 碼 。 63 三 、 存 儲(chǔ) 器 接 口 設(shè) 計(jì) 舉 例 （ 續(xù) ） 64k16bit SRAM 芯 片 對(duì) 外 引 腳 和 （ 2： 4） 譯 碼 器如 下 圖 ：A0A15 D0D15CSWEOE LBUB SRAM 64k16 SA18 SA19 CS0CS1CS2CS3 2:4 譯 碼 器74LS139 6

61、4 三 、 存 儲(chǔ) 器 接 口 設(shè) 計(jì) 舉 例 （ 續(xù) ）A B U SB E 0B E 1 D B U S W E O EA 18A 19 C S0C S1C S2C S3 B E 2B E 3 2:4 譯 碼 器74LS139C S0C S1C S2 C S3 A 0A 15D 0D 15L BU BC SW EO EA 0A 15D 0D 15L BU BC SW EO EA 0A 15D 0D 15L BU BC SW EO EA 0A 15D 0D 15L BU BC SW EO E A 0A 15D 0D 15L BU BC SW EO EA 0A 15D 0D 15L BU BC

62、 SW EO EA 0A 15D 0D 15L BU BC SW EO EA 0A 15D 0D 15L BU BC SW EO EA 2A 17D 0D 15 A 2A 17D 16D 31A 2A 17D 0D 15 A 2A 17D 16D 31A 2A 17D 0D 15 A 2A 17D 16D 31A 2A 17D 0D 15 A 2A 17D 16D 31 65 四 、 8086系 統(tǒng) 中 存 儲(chǔ) 器 組 成A19-A1A0BHED15-D8D7-D0 圖 5.20 8086存 儲(chǔ) 器 的 組 成SEL A18-A0奇 地 址 存 儲(chǔ) 體 512KB*8 D7-D0 SEL A18-A0偶 地 址 存 儲(chǔ) 體 512KB*8 D7-D0 因 為 數(shù) 據(jù) 線 為 16位 ， 所 以 存 儲(chǔ) 體 分 為 兩 個(gè) ， 一 個(gè) 為 偶 地 址 存 儲(chǔ)體 ， 一 個(gè) 為 奇 地 址 存 儲(chǔ) 體 ； 由 信 號(hào) A0、 BHE作 為 存 儲(chǔ) 體 選 擇信 號(hào) 。 66 課 外 作 業(yè) 1、 2、 3、 15、 16