《《內部存儲器》PPT課件》由會員分享，可在線閱讀，更多相關《《內部存儲器》PPT課件（95頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、1 第 三 章 內 部 存 儲 器3.1存 儲 器 概 述3.2SRAM存 儲 器3.3DRAM存 儲 器3.4只 讀 存 儲 器 和 閃 速 存 儲 器3.5并 行 存 儲 器3.6Cache存 儲 器 返 回 2 3.1存 儲 器 概 述一 、 分 類l 按 存 儲 介 質 分 類 ： 磁 表 面 /半 導 體 存 儲 器l 按 存 取 方 式 分 類 ： 隨 機 /順 序 存 取 （ 磁 帶 ）l 按 讀 寫 功 能 分 類 ： ROM， RAMl RAM： 雙 極 型 /MOSl ROM： MROM/PROM/EPROM/EEPROMl 按 信 息 的 可 保 存 性 分 類 ： 永

2、久 性 和 非 永 久 性 的l 按 存 儲 器 系 統(tǒng) 中 的 作 用 分 類 ： 主 /輔 /緩 /控 3 3.1存 儲 器 概 述二 、 存 儲 器 分 級 結 構1、 目 前 存 儲 器 的 特 點 是 ： 速 度 快 的 存 儲 器 價 格 貴 ， 容 量 小 ； 價 格 低 的 存 儲 器 速 度 慢 ， 容 量 大 。 在 計 算 機 存 儲 器 體 系 結 構 設 計 時 ， 我 們 希望 存 儲 器 系 統(tǒng) 的 性 能 高 、 價 格 低 ， 那 么 在 存 儲器 系 統(tǒng) 設 計 時 ， 應 當 在 存 儲 器 容 量 ， 速 度 和 價格 方 面 的 因 素 作 折 中 考

3、 慮 ， 建 立 了 分 層 次 的 存儲 器 體 系 結 構 如 下 圖 所 示 。 4 3.1.2 存 儲 器 分 級 結 構2、 分 級 結 構l 高 速 緩 沖 存 儲 器 簡 稱 cache， 它是 計 算 機 系 統(tǒng) 中 的 一 個 高 速 小容 量 半 導 體 存 儲 器 。l 主 存 儲 器 簡 稱 主 存 ， 是 計 算 機系 統(tǒng) 的 主 要 存 儲 器 ， 用 來 存 放計 算 機 運 行 期 間 的 大 量 程 序 和數(shù) 據(jù) 。 l 外 存 儲 器 簡 稱 外 存 ， 它 是 大 容量 輔 助 存 儲 器 。 5 3.1.2 存 儲 器 分 級 結 構l 分 層 存 儲

4、器 系 統(tǒng) 之 間 的 連 接 關 系 6 3.1.3主 存 儲 器 的 技 術 指 標l 字 存 儲 單 元 ： 存 放 一 個 機 器 字 的 存 儲 單 元 ， 相 應 的 單 元地 址 叫 字 地 址 。l 字 節(jié) 存 儲 單 元 ： 存 放 一 個 字 節(jié) 的 單 元 ， 相 應 的 地 址 稱 為字 節(jié) 地 址 。l 存 儲 容 量 ： 指 一 個 存 儲 器 中 可 以 容 納 的 存 儲 單 元 總 數(shù) 。存 儲 容 量 越 大 ， 能 存 儲 的 信 息 就 越 多 。 l 存 取 時 間 又 稱 存 儲 器 訪 問 時 間 ： 指 一 次 讀 操 作 命 令 發(fā) 出到 該

5、操 作 完 成 ， 將 數(shù) 據(jù) 讀 出 到 數(shù) 據(jù) 總 線 上 所 經(jīng) 歷 的 時 間 。通 常 取 寫 操 作 時 間 等 于 讀 操 作 時 間 ， 故 稱 為 存 儲 器 存 取時 間 。 l 存 儲 周 期 ： 指 連 續(xù) 啟 動 兩 次 讀 操 作 所 需 間 隔 的 最 小 時 間 。通 常 ， 存 儲 周 期 略 大 于 存 取 時 間 ， 其 時 間 單 位 為 ns。l 存 儲 器 帶 寬 ： 單 位 時 間 里 存 儲 器 所 存 取 的 信 息 量 ， 通 常以 位 /秒 或 字 節(jié) /秒 做 度 量 單 位 。 7 3.2 SRAM存 儲 器l 主 存 （ 內 部 存

6、儲 器 ） 是 半 導 體 存 儲 器 。 根 據(jù) 信息 存 儲 的 機 理 不 同 可 以 分 為 兩 類 ：l 靜 態(tài) 讀 寫 存 儲 器 (SRAM)： 存 取 速 度 快l 動 態(tài) 讀 寫 存 儲 器 (DRAM)： 存 儲 容 量 不 如 DRAM大 。 8 3.2 SRAM存 儲 器一 、 基 本 的 靜 態(tài) 存 儲 元 陣 列1、 存 儲 位 元2、 三 組 信 號 線l 地 址 線l 數(shù) 據(jù) 線l 行 線 l 列 線l 控 制 線 9 3.2 SRAM存 儲 器二 、 基 本 的 SRAM邏輯 結 構l SRAM芯 大 多 采 用雙 譯 碼 方 式 ， 以 便組 織 更 大 的

7、 存 儲 容量 。 采 用 了 二 級 譯碼 ： 將 地 址 分 成 x向 、 y向 兩 部 分 如圖 所 示 。 10 3.2 SRAM存 儲 器l 存 儲 體 （ 256 128 8）l 通 常 把 各 個 字 的 同 一 個 字 的 同 一 位 集 成 在 一 個 芯片 （ 32K 1） 中 ， 32K位 排 成 256 128的 矩 陣 。8個 片 子 就 可 以 構 成 32KB。l 地 址 譯 碼 器l 采 用 雙 譯 碼 的 方 式 （ 減 少 選 擇 線 的 數(shù) 目 ） 。l A0A7為 行 地 址 譯 碼 線l A8A14為 列 地 址 譯 碼 線 11 3.2 SRAM存

8、儲 器l 讀 與 寫 的 互 鎖 邏 輯控 制 信 號 中 CS是 片 選 信 號 ，CS有 效 時 （ 低 電 平 ） ， 門 G1、 G2均 被 打 開 。 OE為 讀 出 使 能 信 號 ，OE有 效 時 （ 低 電 平 ） ， 門 G2開 啟 ，當 寫 命 令 WE=1時 （ 高 電 平 ） ， 門G1關 閉 ， 存 儲 器 進 行 讀 操 作 。 寫 操作 時 ， WE=0， 門 G1開 啟 ， 門 G2關 閉 。 注 意 ， 門 G1和 G2是 互 鎖 的 ，一 個 開 啟 時 另 一 個 必 定 關 閉 ， 這 樣保 證 了 讀 時 不 寫 ， 寫 時 不 讀 。 12 3.2

9、SRAM存 儲 器三 、 存 儲 器 的 讀 寫 周 期l 讀 周 期l 讀 出 時 間 Taql 讀 周 期 時 間 Trcl 寫 周 期l 寫 周 期 時 間 Twcl 寫 時 間 twdl 存 取 周 期 l 讀 周 期 時 間 Trc=寫 時 間 twd 13 例 1P70： 圖 3.5(a)是 SRA的 寫 入 時 序 圖 。 其 中 R/W是讀 /寫 命 令 控 制 線 ， 當 R/W線 為 低 電 平 時 ， 存 儲 器 按給 定 地 址 把 數(shù) 據(jù) 線 上 的 數(shù) 據(jù) 寫 入 存 儲 器 。 請 指 出 圖3.5(a)寫 入 時 序 中 的 錯 誤 ， 并 畫 出 正 確 的

10、寫 入 時 序 圖 。 解 ： 點 擊 上 圖 14 3.3 DRAM存 儲 器一 、 DRAM存 儲 位 元 的 記 憶 原 理 SRAM存 儲 器 的 存 儲 位 元 是 一 個 觸 發(fā) 器 ，它 具 有 兩 個 穩(wěn) 定 的 狀 態(tài) 。 而 DRAM存 儲 器 的 存儲 位 元 是 由 一 個 MOS晶 體 管 和 電 容 器 組 成 的記 憶 電 路 ， 如 圖 3.6所 示 。 15 3.3 DRAM存 儲 器1、 MOS管 做 為開 關 使 用 ， 而 所存 儲 的 信 息 1或0則 是 由 電 容 器上 的 電 荷 量 來 體現(xiàn) 當 電 容 器充 滿 電 荷 時 ， 代表 存 儲

11、了 1， 當電 容 器 放 電 沒 有電 荷 時 ， 代 表 存儲 了 0。2、 圖 (a)表 示 寫 1到 存儲 位 元 。 此 時 輸 出 緩沖 器 關 閉 、 刷 新 緩 沖器 關 閉 ， 輸 入 緩 沖 器打 開 （ R/W為 低 ） ，輸 入 數(shù) 據(jù) DIN=1送 到存 儲 元 位 線 上 ， 而 行選 線 為 高 ， 打 開 MOS管 ， 于 是 位 線 上 的 高電 平 給 電 容 器 充 電 ，表 示 存 儲 了 1。 3、 圖 (b)表 示 寫0到 存 儲 位 元 。此 時 輸 出 緩 沖 器和 刷 新 緩 沖 器 關閉 ， 輸 入 緩 沖 器打 開 ， 輸 入 數(shù) 據(jù)DIN

12、=0送 到 存 儲元 位 線 上 ； 行 選線 為 高 ， 打 開MOS管 ， 于 是電 容 上 的 電 荷 通過 MOS管 和 位線 放 電 ， 表 示 存 儲 了 0。 4、 圖 (c)表 示 從 存儲 位 元 讀 出 1。 輸 入緩 沖 器 和 刷 新 緩 沖器 關 閉 ， 輸 出 緩 沖器 /讀 放 打 開 （ R/W為 高 ） 。 行 選 線 為高 ， 打 開 MOS管 ，電 容 上 所 存 儲 的 1送到 位 線 上 ， 通 過 輸出 緩 沖 器 /讀 出 放 大器 發(fā) 送 到 DOUT,即DOUT =1。 5、 圖 (d)表 示 (c)讀 出1后 存 儲 位 元 重 寫 1。由

13、于 (c)中 讀 出 1是 破壞 性 讀 出 ， 必 須 恢 復存 儲 位 元 中 原 存 的 1。此 時 輸 入 緩 沖 器 關 閉 ，刷 新 緩 沖 器 打 開 ， 輸出 緩 沖 器 /讀 放 打 開 ，DOUT=1經(jīng) 刷 新 緩 沖器 送 到 位 線 上 ， 再 經(jīng)MOS管 寫 到 電 容 上 。注 意 ， 輸 入 緩 沖 器 與輸 出 緩 沖 器 總 是 互 鎖的 。 這 是 因 為 讀 操 作和 寫 操 作 是 互 斥 的 ，不 會 同 時 發(fā) 生 。 16 3.3 DRAM存 儲 器二 、 DRAM芯 片 的 邏 輯 結 構下 面 我 們 通 過 一 個 例 子 來 看 一 下 動

14、 態(tài) 存 儲 器 的 邏 輯 結 構 如 圖 。l 圖 3.7(a)示 出 1M 4位 DRAM芯 片 的 管 腳 圖 ， 其 中 有 兩 個 電源 腳 、 兩 個 地 線 腳 ， 為 了 對 稱 ， 還 有 一 個 空 腳 （ NC） 。l 圖 3.7(b)是 該 芯 片 的 邏 輯 結 構 圖 。 與 SRAM不 同 的 是 ：（ 1） 增 加 了 行 地 址 鎖 存 器 和 列 地 址 鎖 存 器 。 由 于 DRAM存 儲 器容 量 很 大 ， 地 址 線 寬 度 相 應 要 增 加 ， 這 勢 必 增 加 芯 片 地 址 線的 管 腳 數(shù) 目 。 為 避 免 這 種 情 況 ， 采

15、取 的 辦 法 是 分 時 傳 送 地 址碼 。 若 地 址 總 線 寬 度 為 10位 ， 先 傳 送 地 址 碼 A0 A9， 由 行選 通 信 號 RAS打 入 到 行 地 址 鎖 存 器 ； 然 后 傳 送 地 址 碼 A10A19， 由 列 選 通 信 號 CRS打 入 到 列 地 址 鎖 存 器 。 芯 片 內 部 兩部 分 合 起 來 ， 地 址 線 寬 度 達 20位 ， 存 儲 容 量 為 1M 4位 。（ 2） 增 加 了 刷 新 計 數(shù) 器 和 相 應 的 控 制 電 路 。 DRAM讀 出 后 必 須 刷新 ， 而 未 讀 寫 的 存 儲 元 也 要 定 期 刷 新 ，

16、 而 且 要 按 行 刷 新 ， 所 以刷 新 計 數(shù) 器 的 長 度 等 于 行 地 址 鎖 存 器 。 刷 新 操 作 與 讀 /寫 操 作 是 交 替 進 行 的 ， 所 以 通 過 2選 1多 路 開 關 來 提 供 刷 新 行 地 址 或 正 常讀 /寫 的 行 地 址 。 17 3.3 DRAM存 儲 器 18 3.3 DRAM存 儲 器三 、 讀 /寫 周 期l 讀 周 期 、 寫 周 期 的 定 義 是 從 行 選 通 信 號 RAS下降 沿 開 始 ， 到 下 一 個 RAS信 號 的 下 降 沿 為 止 的時 間 ， 也 就 是 連 續(xù) 兩 個 讀 周 期 的 時 間 間

17、隔 。 通常 為 控 制 方 便 ， 讀 周 期 和 寫 周 期 時 間 相 等 。 19 3.3 DRAM存 儲 器 20 3.3 DRAM存 儲 器四 、 刷 新 周 期 l 刷 新 周 期 ： DRAM存 儲 位 元 是 基 于 電 容 器 上 的電 荷 量 存 儲 ， 這 個 電 荷 量 隨 著 時 間 和 溫 度 而 減少 ， 因 此 必 須 定 期 地 刷 新 ， 以 保 持 它 們 原 來 記憶 的 正 確 信 息 。 l 刷 新 操 作 有 兩 種 刷 新 方 式 ：l 集 中 式 刷 新 :DRAM的 所 有 行 在 每 一 個 刷 新 周期 中 都 被 刷 新 。 l 例

18、如 刷 新 周 期 為 8ms的 內 存 來 說 ， 所 有 行 的 集 中 式 刷 新 必 須 每 隔 8ms進 行 一 次 。為 此 將 8ms時 間 分 為 兩 部 分 ： 前 一 段 時 間 進 行 正 常 的 讀 /寫 操 作 ， 后 一 段 時 間（ 8ms至 正 常 讀 /寫 周 期 時 間 ） 做 為 集 中 刷 新 操 作 時 間 。l 分 散 式 刷 新 :每 一 行 的 刷 新 插 入 到 正 常 的 讀 /寫 周 期 之 中 。l 例 如 p72圖 3.7所 示 的 DRAM有 1024行 ， 如 果 刷 新 周 期 為 8ms， 則 每 一 行 必 須 每 隔8ms

19、1024=7.8us進 行 一 次 。 21 3.3 DRAM存 儲 器五 、 存 儲 器 容 量 的 擴 充 1、 字 長 位 數(shù) 擴 展給 定 的 芯 片 字 長 位 數(shù) 較 短 ， 不 滿 足 設 計 要 求 的 存儲 器 字 長 ， 此 時 需 要 用 多 片 給 定 芯 片 擴 展 字 長 位 數(shù) 。三 組 信 號 線 中 ， 地 址 線 和 控 制 線 公 用 而 數(shù) 據(jù) 線 單 獨 分開 連 接 。 d=設 計 要 求 的 存 儲 器 容 量 /選 擇 芯 片 存 儲 器 容 量 例 2 利 用 1M 4位 的 SRAM芯 片 ， 設 計 一 個 存 儲 容 量為 1M 8位 的

20、 SRAM存 儲 器 。 解 ： 所 需 芯 片 數(shù) 量 =(1M 8)/(1M 4)=2片 22 3.3 DRAM存 儲 器2、 字 存 儲 容 量 擴 展 l 給 定 的 芯 片 存 儲 容 量 較 小 （ 字 數(shù) 少 ） ， 不 滿 足 設 計 要求 的 總 存 儲 容 量 ， 此 時 需 要 用 多 片 給 定 芯 片 來 擴 展 字數(shù) 。 三 組 信 號 組 中 給 定 芯 片 的 地 址 總 線 和 數(shù) 據(jù) 總 線 公用 ， 控 制 總 線 中 R/W公 用 ， 使 能 端 EN不 能 公 用 ， 它由 地 址 總 線 的 高 位 段 譯 碼 來 決 定 片 選 信 號 。 所 需

21、 芯 片數(shù) 仍 由 （ d=設 計 要 求 的 存 儲 器 容 量 /選 擇 芯 片 存 儲 器容 量 ） 決 定 。 例 3利 用 1M 8位 的 DRAM芯 片 設 計 2M 8位 的 DRAM存 儲器解 ： 所 需 芯 片 數(shù) d=（ 2M 8） /（ 1M 8） =2(片 ) 23 3.3 DRAM存 儲 器3、 存 儲 器 模 塊 條 l 存 儲 器 通 常 以 插 槽 用 模 塊 條 形 式 供 應 市 場 。 這 種 模 塊條 常 稱 為 內 存 條 ， 它 們 是 在 一 個 條 狀 形 的 小 印 制 電 路板 上 ， 用 一 定 數(shù) 量 的 存 儲 器 芯 片 ， 組 成

22、一 個 存 儲 容 量固 定 的 存 儲 模 塊 。 如 圖 所 示 。l 內 存 條 有 30腳 、 72腳 、 100腳 、 144腳 、 168腳 等 多 種形 式 。l 30腳 內 存 條 設 計 成 8位 數(shù) 據(jù) 線 ， 存 儲 容 量 從 256KB 32MB。 l 72腳 內 存 條 設 計 成 32位 數(shù) 據(jù) 總 線l 100腳 以 上 內 存 條 既 用 于 32位 數(shù) 據(jù) 總 線 又 用 于 64位 數(shù) 據(jù) 總 線 ，存 儲 容 量 從 4MB 512MB。 24 3.3 DRAM存 儲 器六 、 高 級 的 DRAM結 構 l FPM DRAM： 快 速 頁 模 式 動

23、態(tài) 存 儲 器 ， 它 是 根 據(jù) 程序 的 局 部 性 原 理 來 實 現(xiàn) 的 。 讀 周 期 和 寫 周 期 中 ， 為 了尋 找 一 個 確 定 的 存 儲 單 元 地 址 ， 首 先 由 低 電 平 的 行 選通 信 號 RAS確 定 行 地 址 ， 然 后 由 低 電 平 的 列 選 信 號CAS確 定 列 地 址 。 下 一 次 尋 找 操 作 ， 也 是 由 RAS選 定行 地 址 ， CAS選 定 列 地 址 ， 依 此 類 推 ， 如 下 圖 所 示 。 25 3.3 DRAM存 儲 器l CDRAM帶 高 速 緩 沖 存 儲 器 （ cache） 的 動 態(tài) 存 儲 器 ，

24、它 是 在 通 常 的 DRAM芯 片 內 又 集 成 了 一 個 小 容 量 的SRAM， 從 而 使 DRAM芯 片 的 性 能 得 到 顯 著 改 進 。 如圖 所 示 出 1M 4位 CDRAM芯 片 的 結 構 框 圖 ， 其 中SRAM為 512 4位 。 26 3.3 DRAM存 儲 器l SDRAM同 步 型 動 態(tài) 存 儲 器 。 計 算 機 系 統(tǒng) 中 的CPU使 用 的 是 系 統(tǒng) 時 鐘 ， SDRAM的 操 作 要 求與 系 統(tǒng) 時 鐘 相 同 步 ， 在 系 統(tǒng) 時 鐘 的 控 制 下 從CPU獲 得 地 址 、 數(shù) 據(jù) 和 控 制 信 息 。 換 句 話 說 ，它

25、 與 CPU的 數(shù) 據(jù) 交 換 同 步 于 外 部 的 系 統(tǒng) 時 鐘 信號 ， 并 且 以 CPU/存 儲 器 總 線 的 最 高 速 度 運 行 ，而 不 需 要 插 入 等 待 狀 態(tài) 。 其 原 理 和 時 序 關 系 見下 一 頁 圖 和 動 畫 。 27 28 3.3 DRAM存 儲 器例 4 CDRAM內 存 條 組 成 實 例 。 一 片 CDRAM的 容 量 為 1M 4位 ， 8片 這 樣的 芯 片 可 組 成 1M 32位 4MB的 存 儲 模 塊 ， 其組 成 如 下 圖 所 示 。 29 3.3 DRAM存 儲 器七 、 DRAM主 存 讀 /寫 的 正 確 性 校

26、驗 DRAM通 常 用 做 主 存 儲 器 ， 其 讀 寫 操 作 的正 確 性 與 可 靠 性 至 關 重 要 。 為 此 除 了 正 常 的 數(shù)據(jù) 位 寬 度 ， 還 增 加 了 附 加 位 ， 用 于 讀 /寫 操 作正 確 性 校 驗 。 增 加 的 附 加 位 也 要 同 數(shù) 據(jù) 位 一 起寫 入 DRAM中 保 存 。 其 原 理 如 圖 所 示 。 30 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器一 、 只 讀 存 儲 器 ROM叫 做 只 讀 存 儲 器 。 顧 名 思 義 ， 只 讀 的 意 思是 在 它 工 作 時 只 能 讀 出 ， 不 能 寫 入 。 然 而 其

27、 中 存 儲 的原 始 數(shù) 據(jù) ， 必 須 在 它 工 作 以 前 寫 入 。 只 讀 存 儲 器 由 于工 作 可 靠 ， 保 密 性 強 ， 在 計 算 機 系 統(tǒng) 中 得 到 廣 泛 的 應用 。 主 要 有 兩 類 ：l 掩 模 ROM： 掩 模 ROM實 際 上 是 一 個 存 儲 內 容 固 定 的 ROM，由 生 產(chǎn) 廠 家 提 供 產(chǎn) 品 。 l 可 編 程 ROM： 用 戶 后 寫 入 內 容 ， 有 些 可 以 多 次 寫 入 。l 一 次 性 編 程 的 PROMl 多 次 編 程 的 EPROM和 E2PROM。 31 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器

28、1、 掩 模 ROM掩 模 ROM的 陣 列 結 構 和 存 儲 元 32 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器2、 掩 模 ROM的 邏 輯 符 號 和 內 部 邏 輯 框 圖 33 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器3、 可 編 程 ROM l EPROM叫 做 光 擦 除可 編 程 可 讀 存 儲 器 。它 的 存 儲 內 容 可 以根 據(jù) 需 要 寫 入 ， 當需 要 更 新 時 將 原 存儲 內 容 抹 去 ， 再 寫入 新 的 內 容 。 l 現(xiàn) 以 浮 柵 雪 崩 注 入型 MOS管 為 存 儲 元的 EPROM為 例 進 行說 明 ， 結 構 如

29、右 圖所 示 。 34 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器l 現(xiàn) 以 浮 柵 雪 崩 注 入 型MOS管 為 存 儲 元 的EPROM為 例 進 行 說 明 ，結 構 如 圖 (a)所 示 ， 圖 (b)是 電 路 符 號 。l 若 在 漏 極 D端 加 上 約 幾 十伏 的 脈 沖 電 壓 ， 使 得 溝道 中 的 電 場 足 夠 強 ， 則會 造 成 雪 崩 ， 產(chǎn) 生 很 多高 能 量 電 子 。 此 時 ， 若在 G2柵 上 加 上 正 電 壓 ，形 成 方 向 與 溝 道 垂 直 的電 場 ， 便 可 使 溝 道 中 的電 子 穿 過 氧 化 層 而 注 入到 G1柵

30、 ， 從 而 使 G1柵 積累 負 電 荷 。 l 由 于 G1柵 周 圍 都 是 絕 緣的 二 氧 化 硅 層 ， 泄 漏 電流 極 小 ， 所 以 一 旦 電 子注 入 到 G1柵 后 ， 就 能 長期 保 存 。 35 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器l 當 G1柵 有 電 子 積 累 時 ， 該MOS管 的 開 啟 電 壓 變 得 很 高 ，即 使 G2柵 為 高 電 平 ， 該 管 仍不 能 導 通 ， 相 當 于 存 儲 了 “ 0”。反 之 ， G1柵 無 電 子 積 累 時 ，MOS管 的 開 啟 電 壓 較 低 ， 當G2柵 為 高 電 平 時 ， 該 管

31、可 以導 通 ， 相 當 于 存 儲 了 “ 1”。 圖(d)示 出 了 讀 出 時 的 電 路 ， 它采 用 二 維 譯 碼 方 式 ： x地 址 譯碼 器 的 輸 出 xi與 G2柵 極 相 連 ，以 決 定 T2管 是 否 選 中 ； y地 址譯 碼 器 的 輸 出 yi與 T1管 柵 極 相連 ， 控 制 其 數(shù) 據(jù) 是 否 讀 出 。 當片 選 信 號 CS為 高 電 平 即 該 片選 中 時 ， 方 能 讀 出 數(shù) 據(jù) 。 36 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器l 這 種 器 件 的 上 方 有 一個 石 英 窗 口 ， 如 圖 (c)所 示 。 當 用 光 子

32、能 量較 高 的 紫 外 光 照 射 G1浮 柵 時 ， G1中 電 子 獲得 足 夠 能 量 ， 從 而 穿過 氧 化 層 回 到 襯 底 中 ，如 圖 (e)所 示 。 這 樣 可使 浮 柵 上 的 電 子 消 失 ，達 到 抹 去 存 儲 信 息 的目 的 ， 相 當 于 存 儲 器又 存 了 全 “ 1”。 37 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器l 這 種 EPROM出 廠 時為 全 “ 1”狀 態(tài) ， 使 用者 可 根 據(jù) 需 要 寫 “ 0”。寫 “ 0”電 路 如 圖 (f)所示 ， xi和 yi選 擇 線 為 高電 位 ， P端 加 20多 伏的 正 脈 沖

33、， 脈 沖 寬 度為 0.1 1ms。EPROM允 許 多 次 重寫 。 抹 去 時 ， 用 40W紫 外 燈 ， 相 距 2cm，照 射 幾 分 鐘 即 可 。 38 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器l E2PROM存 儲 元 EEPROM， 叫 做 電 擦 除 可編 程 只 讀 存 儲 器 。 其 存 儲元 是 一 個 具 有 兩 個 柵 極 的NMOS管 ， 如 圖 (a)和 (b)所示 ， G1是 控 制 柵 ， 它 是 一個 浮 柵 ， 無 引 出 線 ； G2是抹 去 柵 ， 它 有 引 出 線 。 在G1柵 和 漏 極 D之 間 有 一 小面 積 的 氧 化 層

34、 ， 其 厚 度 極薄 ， 可 產(chǎn) 生 隧 道 效 應 。 如圖 (c)所 示 ， 當 G2柵 加 20V正 脈 沖 P1時 ， 通 過 隧 道 效應 ， 電 子 由 襯 底 注 入 到 G1浮 柵 ， 相 當 于 存 儲 了 “ 1”。利 用 此 方 法 可 將 存 儲 器 抹 成 全 “ 1”狀 態(tài) 。 39 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器l 這 種 存 儲 器 在 出 廠 時 ， 存 儲 內 容為 全 “ 1”狀 態(tài) 。 使 用 時 ， 可 根 據(jù)要 求 把 某 些 存 儲 元 寫 “ 0”。 寫 “ 0”電 路 如 圖 (d)所 示 。 漏 極 D加 20V正 脈

35、沖 P2,G2柵 接 地 ， 浮 柵 上 電子 通 過 隧 道 返 回 襯 底 ， 相 當 于 寫“ 0”。 E2PROM允 許 改 寫 上 千 次 ，改 寫 （ 先 抹 后 寫 ） 大 約 需 20ms，數(shù) 據(jù) 可 存 儲 20年 以 上 。 l E2PROM讀 出 時 的 電 路 如 圖 (e)所示 ， 這 時 G2柵 加 3V電 壓 ， 若 G1柵 有 電 子 積 累 ， T2管 不 能 導 通 ，相 當 于 存 “ 1”； 若 G1柵 無 電 子 積累 ， T2管 導 通 ， 相 當 于 存 “ 0”。 40 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器4、 閃 速 存 儲 器F

36、LASH存 儲 器 也 翻 譯 成 閃 速 存 儲 器 ， 它 是高 密 度 非 失 易 失 性 的 讀 /寫 存 儲 器 。 高 密 度 意味 著 它 具 有 巨 大 比 特 數(shù) 目 的 存 儲 容 量 。 非 易 失性 意 味 著 存 放 的 數(shù) 據(jù) 在 沒 有 電 源 的 情 況 下 可 以長 期 保 存 。 總 之 ， 它 既 有 RAM的 優(yōu) 點 ， 又 有ROM的 優(yōu) 點 ， 稱 得 上 是 存 儲 技 術 劃 時 代 的 進展 。 41 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器l FLASH存 儲 元 在EPROM存 儲 元 基 礎 上發(fā) 展 起 來 的 ， 由 此 可

37、 以看 出 創(chuàng) 新 與 繼 承 的 關 系 。l 如 右 圖 所 示 為 閃 速 存 儲器 中 的 存 儲 元 ， 由 單 個MOS晶 體 管 組 成 ， 除 漏極 D和 源 極 S外 ， 還 有 一個 控 制 柵 和 浮 空 柵 。 42 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器l “0”狀 態(tài) ： 當 控 制 柵 加 上 足 夠 的正 電 壓 時 ， 浮 空 柵 將 儲 存 許 多電 子 帶 負 電 ， 這 意 味 著 浮 空 柵上 有 很 多 負 電 荷 ， 這 種 情 況 我們 定 義 存 儲 元 處 于 0狀 態(tài) 。l “ 1”狀 態(tài) ： 如 果 控 制 柵 不 加 正電

38、壓 ， 浮 空 柵 則 只 有 少 許 電 子或 不 帶 電 荷 ， 這 種 情 況 我 們 定義 為 存 儲 元 處 于 1狀 態(tài) 。 l 浮 空 柵 上 的 電 荷 量 決 定 了 讀 取操 作 時 ， 加 在 柵 極 上 的 控 制 電壓 能 否 開 啟 MOS管 ， 并 產(chǎn) 生 從漏 極 D到 源 極 S的 電 流 。 43 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器l 編 程 操 作 ： 實 際 上 是 寫 操 作 。 所 有 存 儲 元 的 原 始 狀 態(tài) 均 處 “ 1”狀 態(tài) ， 這 是 因 為 擦 除 操 作 時 控 制 柵 不 加 正 電 壓 。 編 程 操 作 的

39、 目的 是 為 存 儲 元 的 浮 空 柵 補 充 電 子 ， 從 而 使 存 儲 元 改 寫 成 “ 0”狀態(tài) 。 如 果 某 存 儲 元 仍 保 持 “ 1”狀 態(tài) ， 則 控 制 柵 就 不 加 正 電 壓 。l 如 圖 (a)表 示 編 程 操 作 時 存 儲 元 寫 0、 寫 1的 情 況 。 實 際 上 編 程 時只 寫 0， 不 寫 1， 因 為 存 儲 元 擦 除 后 原 始 狀 態(tài) 全 為 1。 要 寫 0， 就是 要 在 控 制 柵 C上 加 正 電 壓 。 一 旦 存 儲 元 被 編 程 ， 存 儲 的 數(shù) 據(jù)可 保 持 100年 之 久 而 無 需 外 電 源 。 44

40、 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器l 讀 取 操 作 ： 控 制 柵 加 上 正 電 壓 。 浮 空 柵 上 的 負 電 荷 量 將 決 定 是 否可 以 開 啟 MOS晶 體 管 。 如 果 存 儲 元 原 存 1， 可 認 為 浮 空 柵 不 帶 負 電 ，控 制 柵 上 的 正 電 壓 足 以 開 啟 晶 體 管 。 如 果 存 儲 元 原 存 0， 可 認 為 浮空 柵 帶 負 電 ， 控 制 柵 上 的 正 電 壓 不 足 以 克 服 浮 動 柵 上 的 負 電 量 ，晶 體 管 不 能 開 啟 導 通 。 l 當 MOS晶 體 管 開 啟 導 通 時 ， 電 源

41、VD提 供 從 漏 極 D到 源 極 S的 電 流 。讀 出 電 路 檢 測 到 有 電 流 ， 表 示 存 儲 元 中 存 1， 若 讀 出 電 路 檢 測 到 無電 流 ， 表 示 存 儲 元 中 存 0， 如 圖 (b)所 示 。 45 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器l 擦 除 操 作 ： 所 有 的 存 儲 元 中 浮 空 柵 上 的 負 電 荷要 全 部 洩 放 出 去 。 為 此 晶 體 管 源 極 S加 上 正 電壓 ， 這 與 編 程 操 作 正 好 相 反 ， 見 圖 (c)所 示 。 源極 S上 的 正 電 壓 吸 收 浮 空 柵 中 的 電 子 ， 從

42、 而 使全 部 存 儲 元 變 成 1狀 態(tài) 。 46 3.4 只 讀 存 儲 器 和 閃 速 存 儲 器l FLASH存 儲 器 的 陣 列 結 構l FLASH存 儲 器 的 簡 化 陣 列 結 構 如右 圖 所 示 。 在 某 一 時 間 只 有 一 條行 選 擇 線 被 激 活 。 讀 操 作 時 ， 假定 某 個 存 儲 元 原 存 1， 那 么 晶 體管 導 通 ， 與 它 所 在 位 線 接 通 ， 有電 流 通 過 位 線 ， 所 經(jīng) 過 的 負 載 上產(chǎn) 生 一 個 電 壓 降 。 這 個 電 壓 降 送到 比 較 器 的 一 個 輸 入 端 ， 與 另 一端 輸 入 的 參

43、 照 電 壓 做 比 較 ， 比 較器 輸 出 一 個 標 志 為 邏 輯 1的 電 平 。如 果 某 個 存 儲 元 原 先 存 0， 那 么晶 體 管 不 導 通 ， 位 線 上 沒 有 電 流 ，比 較 器 輸 出 端 則 產(chǎn) 生 一 個 標 志 為邏 輯 0的 電 平 。 47 3.5 并 行 存 儲 器由 于 CPU和 主 存 儲 器 之 間 在 速 度 上 是 不 匹配 的 ， 這 種 情 況 便 成 為 限 制 高 速 計 算 機 設 計 的主 要 問 題 。 為 了 提 高 CPU和 主 存 之 間 的 數(shù) 據(jù) 傳輸 率 ， 除 了 主 存 采 用 更 高 速 的 技 術 來

44、縮 短 讀 出時 間 外 ， 還 可 以 采 用 并 行 技 術 的 存 儲 器 。 48 3.5 并 行 存 儲 器l 解 決 途 徑l 多 個 存 儲 器 并 行 工 作l 并 行 訪 問 和 交 叉 訪 問l 設 置 各 種 緩 沖 器l 通 用 寄 存 器l 采 用 分 層 的 存 儲 系 統(tǒng)l Cache（ 第 6節(jié) ） l 虛 擬 存 儲 系 統(tǒng) （ 第 9章 ） 49 3.5 并 行 存 儲 器一 、 雙 端 口 存 儲 器 1、 雙 端 口 存 儲 器 的 邏 輯 結 構 雙 端 口 存 儲 器 由 于 同 一 個 存 儲 器 具 有 兩 組 相 互獨 立 的 讀 寫 控 制

45、電 路 而 得 名 。 由 于 進 行 并 行 的 獨 立操 作 ， 因 而 是 一 種 高 速 工 作 的 存 儲 器 ， 在 科 研 和 工程 中 非 常 有 用 。 舉 例 說 明 ， 雙 端 口 存 儲 器 IDT7133的 邏 輯 框 圖 。 如 下 頁 圖 。 50 3.5 并 行 存 儲 器 51 3.5 并 行 存 儲 器2、 無 沖 突 讀 寫 控 制 當 兩 個 端 口 的 地 址 不 相 同 時 ， 在 兩 個 端 口 上 進 行 讀 寫 操作 ， 一 定 不 會 發(fā) 生 沖 突 。 當 任 一 端 口 被 選 中 驅 動 時 ， 就 可 對整 個 存 儲 器 進 行 存

46、 取 ， 每 一 個 端 口 都 有 自 己 的 片 選 控 制 (CE)和 輸 出 驅 動 控 制 (OE)。 讀 操 作 時 ， 端 口 的 OE(低 電 平 有 效 )打開 輸 出 驅 動 器 ， 由 存 儲 矩 陣 讀 出 的 數(shù) 據(jù) 就 出 現(xiàn) 在 I/O線 上 。3、 有 沖 突 讀 寫 控 制 當 兩 個 端 口 同 時 存 取 存 儲 器 同 一 存 儲 單 元 時 ， 便 發(fā) 生 讀寫 沖 突 。 為 解 決 此 問 題 ， 特 設 置 了 BUSY標 志 。 在 這 種 情 況下 ， 片 上 的 判 斷 邏 輯 可 以 決 定 對 哪 個 端 口 優(yōu) 先 進 行 讀 寫 操

47、 作 ，而 對 另 一 個 被 延 遲 的 端 口 置 BUSY標 志 (BUSY變 為 低 電 平 )，即 暫 時 關 閉 此 端 口 。 52 3.5 并 行 存 儲 器4、 有 沖 突 讀 寫 控 制 判 斷 方 法(1)如 果 地 址 匹 配 且 在 CE之 前 有 效 ， 片 上 的 控 制 邏 輯在 CEL和 CER之 間 進 行 判 斷 來 選 擇 端 口 (CE判 斷 )。(2)如 果 CE在 地 址 匹 配 之 前 變 低 ， 片 上 的 控 制 邏 輯 在左 、 右 地 址 間 進 行 判 斷 來 選 擇 端 口 (地 址 有 效 判 斷 )。 無 論 采 用 哪 種 判

48、斷 方 式 ， 延 遲 端 口 的 BUSY標志 都 將 置 位 而 關 閉 此 端 口 ， 而 當 允 許 存 取 的 端 口 完成 操 作 時 ， 延 遲 端 口 BUSY標 志 才 進 行 復 位 而 打 開此 端 口 。 53 3.5.1雙 端 口 存 儲 器 54 3.5 并 行 存 儲 器二 、 多 模 塊 交 叉 存 儲 器 ： 一 個 由 若 干 個 模 塊 組 成 的 主存 儲 器 是 線 性 編 址 的 。 這 些 地 址 在 各 模 塊 中 如 何 安 排 ， 有 兩 種方 式 ： 一 種 是 順 序 方 式 ， 一 種 是 交 叉 方 式 55 3.5 并 行 存 儲

49、器l 假 設 有 n個 存 儲 體 ， 每 個 存 儲 體 的 容 量 為 m個 存 儲單 元l 順 序 方 式 ： n 2log m2log每 個 存 儲 體 內的 地 址片 選 ， 存 儲 體選 擇 56 3.5 并 行 存 儲 器1、 順 序 方 式例 M0 M3共 四 個 模 塊 ， 則 每 個 模 塊 8個 字順 序 方 式 ： M0： 07 M1： 8 15 M2： 16 23 M3： 24 31l 5位 地 址 組 織 如 下 ： X X X X Xl 高 位 選 模 塊 ， 低 位 選 塊 內 地 址l 特 點 ： 某 個 模 塊 進 行 存 取 時 ， 其 他 模 塊 不 工

50、 作 ， 優(yōu) 點 是某 一 模 塊 出 現(xiàn) 故 障 時 ， 其 他 模 塊 可 以 照 常 工 作 ， 通 過 增添 模 塊 來 擴 充 存 儲 器 容 量 比 較 方 便 。 缺 點 是 各 模 塊 串 行工 作 ， 存 儲 器 的 帶 寬 受 到 了 限 制 。 57 3.5 并 行 存 儲 器2、 交 叉 方 式l （ 可 以 實 現(xiàn) 多 模 塊 流 水 式 并 行 存 取 ） n2logm2log每 個 存 儲 體 內的 地 址 片 選 ， 存 儲 體選 擇 58 3.5 并 行 存 儲 器例 M0 M3共 四 個 模 塊 ， 則 每 個 模 塊 8個 字l 交 叉 方 式 ：l M0

51、： 0， 4,.除 以 4余 數(shù) 為 0l M1： 1， 5,.除 以 4余 數(shù) 為 1l M2： 2， 6,.除 以 4余 數(shù) 為 2l M3： 3， 7,.除 以 4余 數(shù) 為 3l 5位 地 址 組 織 如 下 ： X X X X Xl 高 位 選 塊 內 地 址 ， 低 位 選 模 塊 l 特 點 ： 連 續(xù) 地 址 分 布 在 相 鄰 的 不 同 模 塊 內 ， 同 一 個 模塊 內 的 地 址 都 是 不 連 續(xù) 的 。 優(yōu) 點 是 對 連 續(xù) 字 的 成 塊 傳送 可 實 現(xiàn) 多 模 塊 流 水 式 并 行 存 取 ， 大 大 提 高 存 儲 器 的帶 寬 。 使 用 場 合 為

52、 成 批 數(shù) 據(jù) 讀 取 。 59 3.5 并 行 存 儲 器3、 多 模 塊 交 叉 存 儲 器 的 基 本 結 構 右 圖 為 四 模 塊 交 叉 存 儲 器 結構 框 圖 。 主 存 被 分 成 4個 相 互 獨立 、 容 量 相 同 的 模 塊 M0， M1，M2， M3， 每 個 模 塊 都 有 自 己 的讀 寫 控 制 電 路 、 地 址 寄 存 器 和 數(shù)據(jù) 寄 存 器 ， 各 自 以 等 同 的 方 式 與CPU傳 送 信 息 。 在 理 想 情 況 下 ，如 果 程 序 段 或 數(shù) 據(jù) 塊 都 是 連 續(xù) 地在 主 存 中 存 取 ， 那 么 將 大 大 提 高主 存 的 訪

53、 問 速 度 。 60 3.5 并 行 存 儲 器l 通 常 在 一 個 存 儲 器 周 期 內 ， n個 存 儲 體 必 須 分 時 啟 動 ，則 各 個 存 儲 體 的 啟 動 間 隔 為 （ n為 交 叉 存 取度 ）l 整 個 存 儲 器 的 存 取 速 度 有 望 提 高 n倍 nTt /)1()1( nnxTtxTt xTt 交 叉順 序 61 例 5 設 存 儲 器 容 量 為 32字 ， 字 長 64位 ， 模 塊 數(shù) m=4， 分 別 用 順 序 方 式和 交 叉 方 式 進 行 組 織 。 存 儲 周 期 T=200ns， 數(shù) 據(jù) 總 線 寬 度 為 64位 ， 總線 傳

54、送 周 期 =50ns。 若 連 續(xù) 讀 出 4個 字 ， 問 順 序 存 儲 器 和 交 叉 存 儲 器的 帶 寬 各 是 多 少 ?解 ： 順 序 存 儲 器 和 交 叉 存 儲 器 連 續(xù) 讀 出 m=4個 字 的 信 息總 量 都 是 ： q=64b 4=256b 順 序 存 儲 器 和 交 叉 存 儲 器 連 續(xù) 讀 出 4個 字 所 需 的 時 間 分別 是 ： t2=mT=4 200ns=800ns=8 10-7st1=T+(m-1)=200ns+350ns=350ns=35 10 -7s順 序 存 儲 器 和 交 叉 存 儲 器 的 帶 寬 分 別 是 ：W2=q/t2=256

55、b (8 10-7)s=320Mb/sW1=q/t1=256b (35 10-7)s=730Mb/s 62 二 模 塊 交 叉 存 儲 器 舉 例 63 二 模 塊 交 叉 存 儲 器 舉 例 64 3.5 并 行 存 儲 器l 相 聯(lián) 存 儲 器l 原 理 ： 按 內 容 存 取 的 存 儲 器 ， 可 以 選 擇 記 錄 （ 關 鍵字 ） 的 一 個 字 段 作 為 地 址l 組 成 ： 見 下 一 頁 圖l 主 要 用 途 ： 在 虛 擬 存 儲 器 中 存 放 段 表 、 頁 表 和 快 表 ，也 可 以 作 Cache的 行 地 址 65 3.5 并 行 存 儲 器 66 3.6 C

56、ache存 儲 器1、 基 本 原 理（ 1） 功 能 ： 解 決 CPU和 主 存 之 間 的 速 度 不 匹 配問 題l 一 般 采 用 高 速 的 SRAM構 成 。l CPU和 主 存 之 間 的 速 度 差 別 很 大 采 用 兩 級 或 多 級Cache系 統(tǒng)l 早 期 的 一 級 Cache在 CPU內 ， 二 級 在 主 板 上 l 現(xiàn) 在 的 CPU內 帶 L1 Cahe和 L2 Cahel 全 由 硬 件 調 度 ， 對 用 戶 透 明 67 3.6 Cache存 儲 器 68 3.6 Cache存 儲 器（ 2） cache基 本 原 理l 地 址 映 射 ；l 替 換

57、策 略 ；l 寫 一 致 性 ；l 性 能 評 價 。 69 3.6 Cache存 儲 器cache基 本 原 理 小 結 ：l cache是 介 于 CPU和 主 存 M2之 間 的 小 容 量 存 儲 器 ， 但 存 取 速 度 比主 存 快 。 主 存 容 量 配 置 幾 百 MB的 情 況 下 ， cache的 典 型 值 是 幾 百KB。 cache能 高 速 地 向 CPU提 供 指 令 和 數(shù) 據(jù) ， 從 而 加 快 了 程 序 的執(zhí) 行 速 度 。 從 功 能 上 看 ， 它 是 主 存 的 緩 沖 存 儲 器 ， 由 高 速 的 SRAM組 成 。 為 追 求 高 速 ， 包

58、 括 管 理 在 內 的 全 部 功 能 由 硬 件 實 現(xiàn) ， 因 而對 程 序 員 是 透 明 的 。l Cache的 設 計 依 據(jù) :CPU這 次 訪 問 過 的 數(shù) 據(jù) ， 下 次 有 很 大 的 可 能 也是 訪 問 附 近 的 數(shù) 據(jù) 。l CPU與 Cache之 間 的 數(shù) 據(jù) 傳 送 是 以 字 為 單 位 l 主 存 與 Cache之 間 的 數(shù) 據(jù) 傳 送 是 以 塊 為 單 位l CPU讀 主 存 時 ， 便 把 地 址 同 時 送 給 Cache和 主 存 ， Cache控 制 邏 輯依 據(jù) 地 址 判 斷 此 字 是 否 在 Cache中 ， 若 在 此 字 立 即

59、 傳 送 給 CPU ，否 則 ， 則 用 主 存 讀 周 期 把 此 字 從 主 存 讀 出 送 到 CPU， 與 此 同 時 ，把 含 有 這 個 字 的 整 個 數(shù) 據(jù) 塊 從 主 存 讀 出 送 到 cache中 。 70 3.6 Cache存 儲 器（ 3） Cache的 命 中 率 從 CPU來 看 ， 增 加 一 個 cache的 目 的 ，就 是 在 性 能 上 使 主 存 的 平 均 讀 出 時 間 盡 可 能接 近 cache的 讀 出 時 間 。 為 了 達 到 這 個 目 的 ，在 所 有 的 存 儲 器 訪 問 中 由 cache滿 足 CPU需 要的 部 分 應 占

60、 很 高 的 比 例 ， 即 cache的 命 中 率 應接 近 于 1。 由 于 程 序 訪 問 的 局 部 性 ， 實 現(xiàn) 這 個目 標 是 可 能 的 。 71 3.6 Cache存 儲 器l 在 一 個 程 序 執(zhí) 行 期 間 ， 設 Nc表 示 cache完 成 存 取 的 總 次 數(shù) ， Nm表示 主 存 完 成 存 取 的 總 次 數(shù) ， h定 義 為 命 中 率 ， 則 有 h=Nc/（ Nc+Nm)l 若 tc表 示 命 中 時 的 cache訪 問 時 間 ， tm表 示 未 命 中 時 的 主 存 訪 問 時間 ， 1-h表 示 未 命 中 率 ， 則 cache /主

61、存 系 統(tǒng) 的 平 均 訪 問 時 間 ta為 ：ta=h*tc+（ 1-h)tml 我 們 追 求 的 目 標 是 ， 以 較 小 的 硬 件 代 價 使 cache/主 存 系 統(tǒng) 的 平 均訪 問 時 間 ta越 接 近 tc越 好 。l 設 r=tm/tc表 示 主 存 慢 于 cache的 倍 率 ， e表 示 訪 問 效 率 ， 則 有e=tc/ta=tc/（ h*tc+（ 1-h） *tm =1/（ h+（ 1-h） *r=1/（ r+（ 1-r)*h l 由 表 達 式 看 出 ， 為 提 高 訪 問 效 率 ， 命 中 率 h越 接 近 1越 好 ， r值 以510為 宜 ，

62、 不 宜 太 大 。 l 命 中 率 h與 程 序 的 行 為 、 cache的 容 量 、 組 織 方 式 、 塊 的 大 小 有 關 。 72 例 6CPU執(zhí) 行 一 段 程 序 時 ， cache完 成 存 取 的 次 數(shù) 為 1900次 ， 主 存 完 成 存 取 的 次 數(shù) 為 100次 ， 已 知 cache存 取 周 期為 50ns， 主 存 存 取 周 期 為 250ns， 求 cache/主 存 系 統(tǒng) 的效 率 和 平 均 訪 問 時 間 。 l 公 式 cmca mca me ettr hrrtte thhtt NN Nh / )1(1)1( 命 中 率 Cache/主

63、存 系 統(tǒng) 的平 均 訪 問 時 間訪 問 效 率Cache與 內 存 的 速度 比 73 例 6解 ：l h=Nc/（ Nc+Nm） =1900/(1900+100)=0.95l r=tm/tc=250ns/50ns=5l e=1/(r+(1-r)h)=1/(5+(1-5) 0.95=83.3% l ta=tc/e=50ns/0.833=60ns 74 3.6.2主 存 與 Cache的 地 址 映 射l 無 論 選 擇 那 種 映 射 方 式 ， 都 要 把 主 存 和 cache劃 分 為 同 樣 大 小 的 “ 塊 ” 。l 選 擇 哪 種 映 射 方 式 ， 要 考 慮 ：l 硬 件

64、 是 否 容 易 實 現(xiàn)l 地 址 變 換 的 速 度 是 否 快l 主 存 空 間 的 利 用 率 是 否 高l 主 存 裝 入 一 塊 時 ， 發(fā) 生 沖 突 的 概 率l 以 下 我 們 介 紹 三 種 映 射 方 法 75 一 、 全 相 聯(lián) 的 映 射 方 式l 映 射 方 法 （ 多 對 多 ）l 主 存 內 容 可 以 拷 貝 到 任 意 行l(wèi) 地 址 變 換l 標 記 實 際 上 構 成 了 一 個 目 錄 表 。 76 一 、全 相聯(lián) 的映 射方 式 77 一 、 全 相 聯(lián) 的 映 射 方 式1、 將 地 址 分 為 兩 部 分 （ 塊 號 和 字 ） ， 在 內 存 塊寫

65、 入 Cache時 ， 同 時 寫 入 塊 號 標 記 ；2、 CPU給 出 訪 問 地 址 后 ， 也 將 地 址 分 為 兩 部 分（ 塊 號 和 字 ） ， 比 較 電 路 塊 號 與 Cache 表 中的 標 記 進 行 比 較 ， 相 同 表 示 命 中 ， 訪 問 相 應 單元 ； 如 果 沒 有 命 中 訪 問 內 存 ， CPU 直 接 訪 問內 存 ， 并 將 被 訪 問 內 存 的 相 對 應 塊 寫 入 Cache。 78 一 、 全 相 聯(lián) 的 映 射 方 式3、 特 點 ：l 優(yōu) 點 ： 沖 突 概 率 小 ， Cache的 利 用 高 。l 缺 點 ： 比 較 器

66、難 實 現(xiàn) ， 需 要 一 個 訪 問 速 度 很 快 代 價高 的 相 聯(lián) 存 儲 器4、 應 用 場 合 ：l 適 用 于 小 容 量 的 Cache 79 二 、 直 接 映 射 方 式1、 映 射 方 法 （ 一 對 多 ） 如 ：li= j mod ml主 存 第 j塊 內 容 拷 貝 到 Cache的 i行l(wèi)一 般 I和 m都 是 2N級 例 cache容 量 16字 ， 主 存 容 量 256字 ， 則 地 址2， 18， 34.242等 都 存 放 在 cache的 地 址 2內 ， 如 果 第 一 次 2在 cache中 ， 下 次 訪 問 34內容 ， 則 不 管 cache其 他 位 置 的 內 容 訪 問 情 況 ，都 會 引 起 2塊 內 容 的 替 換 80 二 、 直 接 映射 方 式2、 基 本 原 理l 利 用 行 號 選 擇相 應 行 ；l 把 行 標 記 與CPU訪 問 地 址進 行 比 較 ， 相同 表 示 命 中 ，訪 問 Cache；l 如 果 沒 有 命 中 ，訪 問 內 存 ，并 將 相 應 塊 寫入 Cache 81 二 、 直 接 映