《《存儲器電路》PPT課件》由會員分享，可在線閱讀，更多相關(guān)《《存儲器電路》PPT課件（103頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、 4.1 OMAP4460存 儲 空 間 4.2 RAM存 儲 器4.3 ROM存 儲 器4.4 存 儲 卡 接 口 電 路 設(shè) 計(jì) 芯 片 上 的 內(nèi) 存 被 劃 分 為 L3 OCM RAM、 ROM區(qū) 、RAM區(qū) 和 存 儲 器 內(nèi) 子 系 統(tǒng) （ Cortex-A9、 Cortex-M3、ABE和 IVA-HD） 。L3 OCM RAM， 56KB片 上 SRAM；4KB保 存 和 恢 復(fù) （ SAR） ROM；RAM區(qū) 由 四 大 塊 8KB組 成 ， 器 件 進(jìn) 入 關(guān) 閉 模 式 時(shí) ， 它可 以 用 來 作 為 系 統(tǒng) 環(huán) 境 變 量 保 存 存 儲 器 。 SDMA控 制 器

2、 ： 高 達(dá) 127請 求 ， 32 優(yōu) 先 級 邏 輯 信 道 ，256 64位 FIFO；動 態(tài) 內(nèi) 存 管 理 （ DMM） 模 塊 ： 它 執(zhí) 行 全 局 地 址 翻 譯 ，地 址 旋 轉(zhuǎn) ， 以 及 交 錯(cuò) 訪 問 。 有 兩 個(gè) 主 要 的 接 口 ， 用 于 連 接 外 部 存 儲 器 ： 通 用 存 儲 器 控制 器 （ GPMC） 和 雙 通 道 SDRAM控 制 器 （ SDRC） ， 圖 形 加 速器 （ SGX） 。 GPMC支 持 如 下 存 儲 器 ： 異 步 SRAM存 儲 器 ； 異 步 /同 步 NOR Flash存 儲 器 ； NAND Flash存 儲 器

3、 ； 偽 SRAM器 件 ； SDRC/EMIF； 支 持 設(shè) 備 之 間 的 連 接 ；LPDDR2型 存 儲 器 ,它 支 持 雙 倍 數(shù) 據(jù) 速 率 （ DDR） 和 單數(shù) 據(jù) 速 率 （ SDR） 的 協(xié) 議 ,EMIF是 Cortex-A9微 處 理 器的 LPDDR2 SDRAM/NVM子 系 統(tǒng) 、 ISS、 IVA-HD子 系統(tǒng) 、 圖 形 加 速 器 （ SGX） 和 DMA控 制 器 之 間 的 接 口 ；DDR物 理 接 口 PHY， 實(shí) 現(xiàn) 符 合 JEDEC LPDDR2要 求 的數(shù) 據(jù) 速 率 轉(zhuǎn) 換 。 OMAP設(shè) 備 支 持 的 外 圍 設(shè) 備 提 供 了 一

4、套 全 面 、 靈活 和 高 速 （ HS） 接 口 ， 以 及 片 上 編 程 資 源 。 在 Cortex-A9微 處 理 器 單 元 （ MPU） 有 一 個(gè) 32位的 地 址 端 口 ， 根 據(jù) 不 同 的 目 標(biāo) 類 型 ， 可 以 把 4 GB的 空間 分 割 成 幾 個(gè) 區(qū) 域 進(jìn) 行 處 理 。 存 儲 器 映 射 包 括 了 以 下 的 功 能 （ 以 及 功 能 共 享 ，例 如 Cortex-A9的 MPU子 系 統(tǒng) 或 圖 像 和 視 頻 加 速 器IVA-HD子 系 統(tǒng) ） 。 內(nèi) 存 空 間 ： 通 用 內(nèi) 存 控 制 器 （ GPMC）動 態(tài) 內(nèi) 存 管 理 器

5、（ DMM）寄 存 器 空 間 ： 3級 （ L3） 和 4級 （ L4） 互 連專 用 空 間 ： IVA-HD子 系 統(tǒng) 的 圖 形 加 速 器 （ SGX） 等 。 GPMC和 DMM專 用 于 存 儲 器 的 連 接 。 GPMC用 于 NOR/NAND閃 存 和 靜 態(tài)RAM（ SRAM） 的 存 儲 器 。 DMM用 于 同 步 動 態(tài) 隨 機(jī) 存 取 存 儲 器 （ SDRAM） 的 存 儲 ， 如 單 數(shù) 據(jù) 速 率 SDR SDRAM或 移 動 雙 倍 數(shù) 據(jù) 速 率 DDR SDRAM。 L3互 連 允 許 共 享 資 源 ， 如 外 圍 設(shè) 備 和 外 部 的 片 上 存

6、 儲 器 。 L4互 連 外 圍 設(shè) 備 的 訪 問 控 制 。 OMAP4460的 存 儲 空 間 系 統(tǒng) 是 分 層 次 的 ： 1級 （ L1） 、 2級（ L2） 、 L3和 L4。 Cortex-A9微 處 理 器 的 L1和 L2， 包 括 Cortex-M3微 控 制 器 、 數(shù) 字 信 號 處 理 器 （ DSP） 子 系 統(tǒng) 的 存 儲 器 。 L3處理 許 多 類 型 的 數(shù) 據(jù) 傳 輸 、 數(shù) 據(jù) 交 換 與 系 統(tǒng) 內(nèi) 部 /外 部 （ on-chip/external） 存 儲 器 。 L3和 L4實(shí) 現(xiàn) 芯 片 級 互 連 。 包 括 一 個(gè) L3和 4個(gè) L4S，

7、 實(shí) 現(xiàn) 所 有模 塊 和 子 系 統(tǒng) 之 間 的 通 信 。 1960年 ， IBM大 型 主 機(jī) 主 要 采 用 磁 芯 存 儲 器 。 磁 芯 存 儲 器 不 但 容 易 損壞 ， 而 且 價(jià) 格 昂 貴 、 速 度 慢 ， 為 解 決 磁 芯 存 儲 器 存 在 的 不 足 ， 當(dāng) 時(shí) 科 學(xué) 家 提供 了 諸 多 設(shè) 計(jì) 方 案 。 但 這 些 方 案 與 磁 芯 存 儲 器 相 比 ， 不 但 技 術(shù) 原 理 更 加 復(fù) 雜， 而 且 造 價(jià) 也 更 昂 貴 。 羅 伯 特 登 納 德 博 士 在 一 個(gè) 座 談 中 了 解 到 ， 薄 膜 磁 存 儲技 術(shù) 采 用 了 一 塊 小

8、 磁 體 和 鄰 近 的 一 對 信 號 線 能 實(shí) 現(xiàn) 1個(gè) 比 特 （ 二 進(jìn) 制 位 ） 的 存儲 。 幾 個(gè) 月 后 登 納 德 博 士 提 出 了 一 個(gè) 設(shè) 想 ， 即 二 進(jìn) 制 位 可 以 存 儲 在 電 容 上 ，一 個(gè) 場 效 應(yīng) 管 （ FET） 可 以 用 于 控 制 充 放 電 。 在 經(jīng) 過 長 時(shí) 間 的 研 究 后 ， 登 納德 博 士 最 終 發(fā) 明 了 可 存 儲 少 許 數(shù) 據(jù) 、 基 于 單 晶 體 管 設(shè) 計(jì) 的 存 儲 單 元 ： D-RAM芯 片 。 隨 著 個(gè) 人 電 腦 （ PC） 的 興 起 ， 羅 伯 特 登 納 德 的 這 項(xiàng) 發(fā) 明 的

9、 意 義 逐 漸 顯現(xiàn) 出 來 。 寫 入 的 時(shí) 候 在 需 要 寫 入 的 磁 芯 所 對 應(yīng) 的 XY坐 標(biāo) 線上 各 輸 入 稍 高 于 50%磁 環(huán) 磁 化 閾 值 的 電 流 ， 所 以 這 樣 只有 XY坐 標(biāo) 對 應(yīng) 的 那 個(gè) 磁 芯 上 會 同 時(shí) 在 兩 條 線 中 都 有 電流 ， 疊 加 之 后 會 超 過 閾 值 的 電 流 ， 磁 芯 因 而 磁 化 或 者改 變 磁 化 方 向 從 而 寫 入 一 位 數(shù) 據(jù) ， 而 其 他 所 有 的 磁 芯內(nèi) 通 過 的 電 流 或 者 是 0， 或 者 是 50%磁 化 閾 值 ， 都 達(dá) 不到 磁 化 電 流 不 能 被

10、 磁 化 ， 所 以 沒 有 數(shù) 據(jù) 寫 入 。 讀 出 的 時(shí) 候 比 較 復(fù) 雜 ， 分 別 在 XY送 入 讀 出 電 流 ， 讀 出 電 流 的 大 小 和 寫 入 的 時(shí) 候一 樣 也 是 略 大 于 50%磁 化 閾 值 的 電 流 ， 讀 出 電 流 的 方 向 我 們 是 事 先 知 道 的 ， 這 樣 在XY尋 址 坐 標(biāo) 所 對 應(yīng) 的 那 個(gè) 磁 芯 里 就 會 有 超 過 閾 值 的 電 流 ， 如 果 它 的 本 來 磁 場 方 向 和讀 出 電 流 所 對 應(yīng) 的 磁 場 方 向 相 反 的 話 ， 那 么 由 于 磁 芯 的 磁 性 狀 態(tài) 發(fā) 生 翻 轉(zhuǎn) ， 有

11、 巨 大 的磁 通 量 變 化 ， 在 斜 穿 的 讀 出 線 上 就 會 有 大 的 感 應(yīng) 電 流 ， 所 以 我 們 就 知 道 這 個(gè) 磁 芯 存 儲的 是 和 讀 出 信 號 相 反 的 數(shù) 據(jù) 。 如 果 它 的 本 來 磁 場 方 向 和 讀 出 電 流 所 對 應(yīng) 的 磁 場 方 向 一樣 的 話 ， 那 么 由 于 磁 芯 的 磁 性 狀 態(tài) 沒 有 發(fā) 生 變 化 ， 在 斜 穿 的 讀 出 線 上 就 不 會 有 感 應(yīng) 電流 ， 所 以 我 們 就 知 道 這 個(gè) 磁 芯 存 儲 的 是 和 讀 出 信 號 相 同 的 數(shù) 據(jù) 。 磁 芯 中 的 數(shù) 據(jù) 就 這 樣被

12、讀 出 了 ， 不 過 這 還 沒 有 完 ， 因 為 值 得 注 意 的 是 這 時(shí) 候 在 讀 完 數(shù) 據(jù) 之 后 顯 然 無 論 原 來磁 芯 上 存 的 是 什 么 數(shù) 據(jù) ， 讀 過 之 后 就 都 被 寫 成 同 樣 的 讀 出 數(shù) 據(jù) 了 ， 也 就 是 這 個(gè) 讀 出 是 破 壞 性 的 ， 所 以 必 須 有 個(gè) 辦 法 在 讀 出 之 后 恢 復(fù) 存 儲 的 數(shù) 據(jù) 。 所 以 讀 完 之 后 還 需 要 立 即另 外 重 新 再 寫 一 遍 原 先 的 數(shù) 據(jù) 進(jìn) 去 ， 恢 復(fù) 本 來 的 數(shù) 據(jù) ， 方 法 就 是 前 述 的 寫 入 數(shù) 據(jù) 的 方法 ， 用 放 在

13、 緩 存 中 的 磁 環(huán) 中 原 來 存 儲 的 數(shù) 據(jù) 寫 回 去 。 所 以 磁 芯 存 儲 器 的 讀 相 當(dāng) 麻 煩 ，也 比 較 慢 。 讀 出 時(shí) 沒 被 選 中 的 磁 芯 和 寫 入 時(shí) 一 樣 ， 都 不 會 改 變 磁 性 狀 態(tài) 而 產(chǎn) 生 感 應(yīng) 電流 ， 所 以 不 會 被 讀 出 也 不 會 干 擾 被 選 中 的 磁 芯 讀 出 數(shù) 據(jù) 。 SRAM（ Static RAM） 是 一 種 具 有 靜 止 存 取 功 能 的 存 儲 器， 不 需 要 刷 新 電 路 即 能 保 存 它 內(nèi) 部 存 儲 的 數(shù) 據(jù) 。 不 像 DRAM內(nèi)存 那 樣 需 要 刷 新 電

14、 路 ， 每 隔 一 段 時(shí) 間 ， 固 定 要 對 DRAM刷 新 充電 一 次 ， 否 則 內(nèi) 部 的 數(shù) 據(jù) 即 會 消 失 。 因 此 SRAM具 有 較 高 的 性能 ， 但 是 SRAM的 集 成 度 較 低 ， 設(shè) 計(jì) 相 同 容 量 的 內(nèi) 存 ， SRAM需 要 比 DRAM更 大 的 體 積 。 RAM最 顯 著 的 優(yōu) 點(diǎn) 就 是 速 度 非 常 快 ， 在 快 速 讀 取 和 刷 新 時(shí)能 夠 保 持 數(shù) 據(jù) 完 整 性 ， 因 而 被 廣 泛 應(yīng) 用 在 各 個(gè) 領(lǐng) 域 。 DRAM（ Dynamic RAM） 即 動 態(tài) RAM， 是 RAM家 族 中 最大 的 成

15、 員 。 通 常 所 講 的 RAM即 指 DRAM。 RAM的 動 態(tài) 存 儲 單 元 是 利 用 MOS管 柵 極 電 容 可 以 存 儲 電 荷的 原 理 制 成 的 。 存 儲 單 元 的 結(jié) 構(gòu) 能 做 得 非 常 簡 單 ， 普 遍 應(yīng) 用 于 大容 量 、 高 集 成 度 的 RAM中 。 由 于 柵 極 電 容 的 容 量 很 小 （ 通 常 僅為 幾 皮 法 ） ， 而 漏 電 流 又 不 可 能 絕 對 等 于 零 ， 所 以 電 荷 保 存 的 時(shí)間 有 限 。 為 了 及 時(shí) 補(bǔ) 充 漏 掉 的 電 荷 以 避 免 存 儲 的 信 號 丟 失 ， 必 須定 時(shí) 給 柵

16、極 電 容 補(bǔ) 充 電 荷 ， 通 常 將 這 種 操 作 稱 為 刷 新 或 再 生 。 因此 ， DRAM工 作 時(shí) 必 須 輔 以 必 要 的 刷 新 控 制 電 路 ， 同 時(shí) 也 使 操 作復(fù) 雜 化 了 。 在 進(jìn) 行 寫 操 作 時(shí) ， 字 線 給 出 高 電 平 ， 使 T導(dǎo) 通 ， 位 線 上 的 數(shù)據(jù) 便 通 過 T被 存 入 CS中 。 在 進(jìn) 行 讀 操 作 時(shí) ， 字 線 同 樣 給 出 高 電平 ， 使 T導(dǎo) 通 ， CS經(jīng) T向 位 線 上 的 電 容 CB提 供 電 荷 ， 使 位 線 獲得 讀 出 的 信 號 電 平 。 SDRAM（ Synchronous

17、Dynamic Random Access Memory） 即 同 步 動 態(tài) 隨 機(jī) 存 取 存 儲 器 。 同 步 是 指 Memory工 作需 要 同 步 時(shí) 鐘 ， 內(nèi) 部 命 令 的 發(fā) 送 與 數(shù) 據(jù) 的 傳 輸 都 以 它 為 基 準(zhǔn) ；與 系 統(tǒng) 總 線 速 度 同 步 ， 也 就 是 與 系 統(tǒng) 時(shí) 鐘 同 步 ， 這 樣 就 避 免 了不 必 要 的 等 待 周 期 ， 減 少 數(shù) 據(jù) 存 儲 時(shí) 間 。 同 步 還 使 存 儲 控 制 器知 道 在 哪 一 個(gè) 時(shí) 鐘 脈 沖 期 由 數(shù) 據(jù) 請 求 使 用 ， 因 此 數(shù) 據(jù) 可 在 脈 沖上 升 期 便 開 始 傳 輸

18、 。 動 態(tài) 是 指 存 儲 陣 列 需 要 不 斷 的 刷 新 來 保 證數(shù) 據(jù) 不 丟 失 。 隨 機(jī) 是 指 數(shù) 據(jù) 不 是 線 性 依 次 存 儲 ， 而 是 由 指 定 地址 進(jìn) 行 數(shù) 據(jù) 讀 寫 。 SDRAM是 有 一 個(gè) 同 步 接 口 的 動 態(tài) 隨 機(jī) 存 取 內(nèi) 存 DRAM。 通 常 動 態(tài) 隨機(jī) 存 取 內(nèi) 存 （ DRAM） 是 有 一 個(gè) 異 步 接 口 的 ， 這 樣 它 可 以 隨 時(shí) 響 應(yīng) 控 制 輸 入的 變 化 。 而 SDRAM有 一 個(gè) 同 步 接 口 ， 在 響 應(yīng) 控 制 輸 入 前 會 等 待 一 個(gè) 時(shí) 鐘 信號 ， 這 樣 就 能 和

19、計(jì) 算 機(jī) 的 系 統(tǒng) 總 線 同 步 。 時(shí) 鐘 被 用 來 驅(qū) 動 一 個(gè) 有 限 狀 態(tài) 機(jī) ，對 進(jìn) 入 的 指 令 進(jìn) 行 流 水 線 操 作 。 這 使 得 SDRAM與 沒 有 同 步 接 口 的 異 步DRAM(asynchronous DRAM)相 比 ， 可 以 有 一 個(gè) 更 復(fù) 雜 的 操 作 模 式 。 流 水 線 意 味 著 芯 片 可 以 在 處 理 完 之 前 的 指 令 前 ， 接 受 一 個(gè) 新 的 指 令 。在 一 個(gè) 寫 的 流 水 線 中 ， 寫 命 令 在 另 一 個(gè) 指 令 執(zhí) 行 完 之 后 可 以 立 刻 執(zhí) 行 ， 而 不需 要 等 待 數(shù)

20、據(jù) 寫 入 存 儲 隊(duì) 列 的 時(shí) 間 。 在 一 個(gè) 讀 的 流 水 線 中 ， 需 要 的 數(shù) 據(jù) 在 讀指 令 發(fā) 出 之 后 固 定 數(shù) 量 的 時(shí) 鐘 頻 率 后 到 達(dá) ， 而 這 個(gè) 等 待 的 過 程 可 以 發(fā) 出 其 它 附 加 指 令 。 這 種 延 遲 被 稱 為 等 待 時(shí) 間 ， 在 為 計(jì) 算 機(jī) 購 買 存 儲 時(shí) 是 一 個(gè) 很 重 要的 參 數(shù) 。 從 發(fā) 展 到 現(xiàn) 在 已 經(jīng) 經(jīng) 歷 了 五 代 ， 分 別 是 ： 第 一 代SDR SDRAM， 第 二 代 DDR SDRAM， 第 三 代 DDR2 SDRAM， 第 四 代 DDR3 SDRAM， 第

21、 五 代 DDR4 SDRAM。 （ 1） 控 制 信 號 ： 包 括 片 選 （ CS） 、 同 步 時(shí) 鐘 （ CLK） 、 時(shí) 鐘有 效 （ CLKEN） 、 讀 寫 選 擇 （ WE） 、 數(shù) 據(jù) 有 效 （ DQM） 等 。 （ 2） 地 址 選 擇 信 號 ： 包 括 行 地 址 選 擇 （ RAS） 、 列 地 址 選 擇 （CAS） 、 行 /列 地 址 線 （ SA0 SA12） 分 時(shí) 復(fù) 用 、 Bank塊 地 址 線（ BA0 BA1） 。 （ 3） 數(shù) 據(jù) 信 號 ： 包 括 雙 向 數(shù) 據(jù) 端 口 （ DQ0 DQ15） 、 接 收 數(shù)據(jù) 有 效 信 號 （ DQM

22、） 控 制 等 。 DQM為 低 時(shí) ， 寫 入 /讀 出 有 效 。 128Mb（ 32M 4bit） SDRAM內(nèi) 部 結(jié) 構(gòu) 圖 突 發(fā) （ Burst） 是 指 在 同 一 行 中 相 鄰 的 存 儲 單 元 連 續(xù) 進(jìn) 行數(shù) 據(jù) 傳 輸 的 方 式 ， 連 續(xù) 傳 輸 所 涉 及 到 存 儲 單 元 （ 列 ） 的 數(shù) 量 就是 突 發(fā) 長 度 （ Burst Lengths， BL） 。 內(nèi) 存 控 制 器 讀 /寫 P-Bank 位 寬 是 8位 （ 即 8 個(gè) 字 節(jié) ） ， 但是 實(shí) 際 的 數(shù) 據(jù) 大 多 都 是 超 過 8位 的 ， 每 次 只 能 對 一 個(gè) 存 儲 單

23、 元 進(jìn)行 尋 址 ， 如 果 要 連 續(xù) 的 讀 /寫 就 還 要 對 當(dāng) 前 存 儲 單 元 的 下 一 個(gè) 單元 進(jìn) 行 尋 址 ， 就 要 不 斷 地 發(fā) 送 列 地 址 與 讀 /寫 命 令 （ 行 地 址 不 變， 所 以 不 用 再 對 行 尋 址 ） ， 這 樣 就 占 用 了 大 量 的 內(nèi) 存 控 制 資 源， 在 數(shù) 據(jù) 進(jìn) 行 連 續(xù) 傳 輸 時(shí) 無 法 輸 入 新 的 命 令 。 傳 輸 效 率 很 低 。 為 此 ， 突 發(fā) 傳 輸 技 術(shù) 應(yīng) 運(yùn) 而 生 ， 指 定 起 始 列 地 址 與 突 發(fā) 長 度 ， 內(nèi) 存 控 制器 依 次 地 自 動 對 后 面 相

24、應(yīng) 數(shù) 據(jù) 的 存 儲 單 元 進(jìn) 行 讀 /寫 操 作 而 不 再 需 要 控 制 器 連續(xù) 地 提 供 列 地 址 。 這 樣 ， 除 了 第 一 筆 數(shù) 據(jù) 的 傳 輸 需 要 若 干 個(gè) 周 期 （ 主 要 是 之前 的 延 遲 ， 一 般 是 tRCD+CL） 外 ， 其 后 每 個(gè) 數(shù) 據(jù) 只 需 一 個(gè) 周 期 即 可 獲 得 。 至 于 BL的 數(shù) 值 ， 不 能 隨 便 設(shè) 定 或 者 傳 輸 前 臨 時(shí)決 定 。 目 前 可 用 的 選 項(xiàng) 是 1、 2、 4、 8、 全 頁 （ Full Page） ， 常 見 的 設(shè) 定 是 4 和 8。 另 外 ， 在 MRS（ Mo

25、de Register Set） 階 段 除 了 要 設(shè) 定 BL數(shù) 值 之 外 ， 還 要 確 定讀 /寫 操 作 的 模 式 以 及 突 發(fā) 傳 輸 的 模 式 。 如 果 BL=4， 意 味 著 傳 送 4 64bit 的 數(shù) 據(jù) 。 但 是 ， 并 不 是所 有 的 數(shù) 據(jù) 都 是 需 要 的 ， 為 了 屏 蔽 不 需 要 的 數(shù) 據(jù) ， 數(shù) 據(jù) 掩 碼 （Data I/O Mask， DQM） 技 術(shù) 應(yīng) 運(yùn) 而 生 。 通 過 DQM， 內(nèi) 存 可 以控 制 I/O 端 口 取 消 哪 些 輸 出 或 輸 入 的 數(shù) 據(jù) 。 在 讀 取 時(shí) ， 被 屏 蔽 的數(shù) 據(jù) 仍 然 會

26、從 存 儲 體 傳 出 ， 只 是 在 “ 掩 碼 邏 輯 單 元 ” 處 被 屏 蔽。 為 了 精 確 屏 蔽 一 個(gè) P-Bank 位 寬 中 的 每 個(gè) 字 節(jié) ， 每 個(gè) DIMM有8個(gè) DQM信 號 線 ， 每 個(gè) 信 號 針 對 一 個(gè) 字 節(jié) 。 這 樣 ， 對 于 4bit 位寬 芯 片 ， 兩 個(gè) 芯 片 共 用 一 個(gè) DQM 信 號 線 ， 對 于 8bit 位 寬 芯 片 ，一 個(gè) 芯 片 占 用 一 個(gè) DQM 信 號 ， 而 對 于 16bit 位 寬 芯 片 ， 則 需 要兩 個(gè) DQM 引 腳 。 DRAM種 類 繁 多 ， 主 要 分 為 異 步 、 同 步

27、和 圖 像DRAM三 大 類 別 。 還 有 一 種 Rambus公 司 的 RDRAM。 類型 名 稱 特 點(diǎn)異步 FPM RAM FPM是 Fast Page Mode RAM的 縮 寫 。 它 是 早 期 的標(biāo) 準(zhǔn) ， 后 被 比 它 快 5%的 EDO DRAM所 取 代 。EDO RAM EDO RAM 動 態(tài) 存 儲 器 (extended data output RAM)是 一 種 在 通 常 RAM中 加 入 一 塊 靜 態(tài) RAM(SRAM)而 生 成 的 動 態(tài) 存 儲 器 (DRAM)。 同 步 SDRAM SDRAM:Synchronous Dynamic Random

28、 Access Memory， 同 步 動 態(tài)隨 機(jī) 存 儲 器 。DDR SDRAM DDR SDRAM是 Double Data Rate SDRAM的 縮 寫 ， 是 雙 倍 速 率 同 步 動態(tài) 隨 機(jī) 存 儲 器 的 意 思 。Mobile DDR Mobile DDR (又 稱 為 Low Power DDR 或 LPDDR) 是 DDR SDRAM 的 一 種 ， 專 門 用 于 移 動 式 電 子 產(chǎn) 品 。LPDDR JESD209-2 Low Power Double Data Rate低 功 耗 DDRLPDDR2 JESD209-2 Low Power Double D

29、ata Rate 2低 功 耗 DDR2LPDDR3 JESD209-2 Low Power Double Data Rate 3低 功 耗 DDR3DDR2 SDRAM DDR第 二 代 。 內(nèi) 存 卻 擁 有 兩 倍 于 上 一 代 DDR內(nèi) 存 預(yù) 讀 取 能 力 （ 即 ：4bit數(shù) 據(jù) 讀 預(yù) 取 ） 。DDR3 SDRAM DDR第 三 代 。 內(nèi) 存 卻 擁 有 四 倍 于 上 一 代 DDR內(nèi) 存 預(yù) 讀 取 能 力 （ 即 ：8bit數(shù) 據(jù) 讀 預(yù) 取 ） 。DDR4 SDRAM DDR第 四 代 。 DDR4， 它 的 數(shù) 據(jù) 傳 輸 速 度 將 比 DDR3快 一 倍 ，

30、 且 功耗 更 低 。 圖像 EDO EDO內(nèi) 存 (Extended Data Out DRAM)VRAM Video Random Access Memory:顯 存 ,幀 存 儲 器 ， 刷 新 存 儲 器 ， 或 VRAM（ 縮寫 ） 。WRAM WRAM (Window RAM)： 屬 于 VRAM的 改 良 版 ， 其 不 同 之 處 在 于 其 控 制 線 路 有 一 、二 十 組 的 輸 入 /輸 出 控 制 器 ， 并 采 用 EDO的 資 料 存 取 模 式 。MDRAM MDRAM （ Multibank Dynamic RAM） 多 BANK動 態(tài) 內(nèi) 存 ， MDRA

31、M是 MoSys公 司 開 發(fā) 的 一 種 VRAM（ 視 頻 內(nèi) 存 ）SGRAM SGRAM (Synchronous Graphics Random-Access Memory)， 同 步 圖 形 隨 機(jī) 存儲 器 ， 是 一 種 專 為 顯 卡 設(shè) 計(jì) 的 顯 存 、 一 種 圖 形 讀 寫 能 力 較 強(qiáng) 的 顯 存 ， 由SDRAM改 良 而 成 。GDDR2 圖 形 儲 存 器 DDR2GDDR3 GDDR3是 用 于 高 性 能 顯 卡 的 專 用 圖 形 儲 存 器 。 GDDR3是 代 替 GDDR的 標(biāo) 準(zhǔn) ，GDDR3標(biāo) 準(zhǔn) 借 鑒 了 通 用 的 DDR2的 很 多

32、特 性 ， 并 經(jīng) 過 進(jìn) 一 步 優(yōu) 化 獲 得 更 高 的 數(shù)據(jù) 速 率 和 更 低 的 功 耗 。 GDDR4 GDDR4屬 于 雙 倍 數(shù) 據(jù) 率 內(nèi) 存 ， 通 過 使 用 Cutting-edge技 術(shù) 的 Data Bus Inversion及Multi-Preamble技 術(shù) ， 使 其 在 理 論 上 相 對 GDDR3的 運(yùn) 行 效 率 提 升 了 56%， 使 用GDDR4顯 存 能 達(dá) 到 更 高 的 工 作 頻 率 和 更 強(qiáng) 的 實(shí) 際 性 能 。GDDR5 GDDR5采 用 了 DDR3的 8bit預(yù) 取 技 術(shù) ， 且 使 用 了 兩 條 并 行 的 DQ總 線

33、 ， 從 而 實(shí) 現(xiàn) 雙倍 的 接 口 帶 寬 。 雙 DQ總 線 使 得 GDDR5的 針 腳 數(shù) 從 GDDR3/4的 136Ball大 幅 增 至170Ball。 GDDR5顯 存 擁 有 多 達(dá) 16個(gè) 物 理 Bank， 這 些 Bank被 分 為 四 組 ， 雙 DQ總 線交 叉 控 制 四 組 Bank， 達(dá) 到 了 實(shí) 時(shí) 讀 寫 操 作 ， 一 舉 將 數(shù) 據(jù) 傳 輸 率 提 升 至 4GHz以 上 。 Rambus RDRAM RDRAM（ Rambus DRAM） 是 美 國 的 RAMBUS公 司 開 發(fā)的 一 種 內(nèi) 存 。 與 DDR和 SDRAM不 同 ， 它 采

34、 用 了 串 行 的數(shù) 據(jù) 傳 輸 模 式 。XDR1 DRAM XDR存 儲 器 架 構(gòu) 包 括 許 多 基 于 Rambus有 限 公 司 的 創(chuàng) 新專 利 的 關(guān) 鍵 使 能 技 術(shù) ， 其 中 包 括 低 電 壓 、 低 功 耗 差 分Rambus信 號 電 平 （ DRSL） ； 八 倍 率 數(shù) 據(jù) 傳 輸 率（ ODR） 技 術(shù) 用 以 在 每 個(gè) 時(shí) 鐘 周 期 里 傳 輸 八 位 數(shù) 據(jù) ；FlexPhase 電 路 技 術(shù) 為 數(shù) 據(jù) 和 時(shí) 鐘 提 供 精 確 片 內(nèi) 校 正 ；動 態(tài) 點(diǎn) 對 點(diǎn) （ DPP） 則 提 高 了 信 號 完 整 性 和 擴(kuò) 展 性 。XDR2

35、 DRAM XDR2內(nèi) 存 芯 片 的 標(biāo) 準(zhǔn) 設(shè) 計(jì) 位 寬 為 16bit（ 它 可 以 像 XDR那 樣 動 態(tài) 調(diào) 整 位 寬 ） ， 按 每 個(gè) 數(shù) 據(jù) 引 腳 的 傳 輸 率 為8GHz， 即 8Gbps計(jì) 算 ， 一 枚 XDR2芯 片 的 數(shù) 據(jù) 帶 寬 就 將達(dá) 到 16GB/s Rambus RDRAM RDRAM（ Rambus DRAM） 是 美 國 的 RAMBUS公 司 開發(fā) 的 一 種 內(nèi) 存 。 與 DDR和 SDRAM不 同 ， 它 采 用 了串 行 的 數(shù) 據(jù) 傳 輸 模 式 。XDR1 DRAM XDR存 儲 器 架 構(gòu) 包 括 許 多 基 于 Rambu

36、s有 限 公 司 的 創(chuàng)新 專 利 的 關(guān) 鍵 使 能 技 術(shù) ， 其 中 包 括 低 電 壓 、 低 功 耗差 分 Rambus信 號 電 平 （ DRSL） ； 八 倍 率 數(shù) 據(jù) 傳 輸率 （ ODR） 技 術(shù) 用 以 在 每 個(gè) 時(shí) 鐘 周 期 里 傳 輸 八 位 數(shù)據(jù) ； FlexPhase 電 路 技 術(shù) 為 數(shù) 據(jù) 和 時(shí) 鐘 提 供 精 確 片內(nèi) 校 正 ； 動 態(tài) 點(diǎn) 對 點(diǎn) （ DPP） 則 提 高 了 信 號 完 整 性和 擴(kuò) 展 性 。XDR2 DRAM XDR2內(nèi) 存 芯 片 的 標(biāo) 準(zhǔn) 設(shè) 計(jì) 位 寬 為 16bit（ 它 可 以 像XDR那 樣 動 態(tài) 調(diào) 整 位

37、 寬 ） ， 按 每 個(gè) 數(shù) 據(jù) 引 腳 的 傳 輸率 為 8GHz， 即 8Gbps計(jì) 算 ， 一 枚 XDR2芯 片 的 數(shù) 據(jù)帶 寬 就 將 達(dá) 到 16GB/s 類 型 電 源 電 壓 IO電 壓DDR 2.5V 2.5VLPDDR 1.8V 1.8 (1.2V)DDR2 1.8V 1.8VLPDDR2 1.2V =VDDDDR3 1.5V (1.35V L) =VDDLPDDR3 1.2V 1.2V 標(biāo) 準(zhǔn) 名 稱 I/O總 線 時(shí) 鐘頻 率 周 期 存 儲 器 時(shí) 鐘 頻率 數(shù) 據(jù) 速 率 模 塊 名 稱 極 限 傳 輸 率 比 特 寬(MHz) (ns) (MHz) (MT/s)

38、 (GiB/s) (比 特 )DDR3-800 400 10 100 800 PC3-6400 6.4 64DDR3-1066 533 Feb-71 133 1066 PC3-8500 8.5 64DDR3-1333 667 6 166 1333 PC3-10600 10.6 64DDR3-1600 800 5 200 1600 PC3-12800 12.8 64DDR3-1866 933 Jul-42 233 1866 PC3-14900 14.9 64DDR3-2133 1066 Apr-33 266 2133 PC3-17000 17 64 DDR4內(nèi) 存 規(guī) 格 DDR4內(nèi) 存 將 會

39、 擁 有 兩 種 規(guī) 格 。 其中 使 用 Single-endedSignaling信 號 的 DDR4內(nèi) 存 其 傳 輸速 率 已 經(jīng) 被 確 認(rèn) 為 1.6 3.2Gbps， 而 基 于 差 分 信 號 技術(shù) 的 DDR4內(nèi) 存 其 傳 輸 速 率 則 將 可 以 達(dá) 到 6.4Gbps。 由于 通 過 一 個(gè) DRAM實(shí) 現(xiàn) 兩 種 接 口 基 本 上 是 不 可 能 的 ，因 此 DDR4內(nèi) 存 將 會 同 時(shí) 存 在 基 于 傳 統(tǒng) SE信 號 和 差 分信 號 的 兩 種 規(guī) 格 產(chǎn) 品 。 MDDR， 即 為 Mobile DDR SDRM,是 內(nèi) 存 的 一種 ， 也 可 稱

40、 為 LPDDR(Low Power),以 低 功 耗 和 小 體 積為 優(yōu) 勢 ， 其 壽 命 也 比 DDR， DDR2長 。 相 對 于 DDR,在相 同 等 效 頻 率 下 ， DDR需 消 耗 2.5V電 壓 ， 而 MDDR只需 消 耗 1.8V。 由 于 MDDR體 積 小 ， 使 其 在 移 動 設(shè) 備 中 使 用 較 廣泛 ， 例 如 手 機(jī) ， 上 網(wǎng) 本 等 。 MDDR的 生 產(chǎn) 廠 家 主 要 有Samsung和 Micron。 （ 1） 首 先 關(guān) 于 節(jié) 能 技 術(shù) ， 在 接 口 （ I/O） 與 內(nèi) 部 的 電 壓 和 內(nèi) 部電 壓 兩 方 面 ， 原 來 的

41、 LPDDR為 +1.8V， 而 此 次 的 LPDDR2還 支持 +1.2V。 并 且 ， 還 支 持 更 新 部 分 內(nèi) 存 陣 列 的 “ Partial Array Self Refresh” 和 “ Per-Bank Refresh” 。 （ 2） 中 的 閃 存 和 SDRAM可 共 用 接 口 此 次 還 是 首 次 。 這 樣 可 降低 控 制 器 的 引 腳 數(shù) ， 提 高 內(nèi) 存 子 系 統(tǒng) 周 圍 的 安 裝 密 度 。 （ 3） 的 內(nèi) 存 特 性 和 容 量 方 面 ， 支 持 的 工 作 頻 率 為 100MHz533MHz。 數(shù) 據(jù) 位 寬 為 8、 16和 32

42、。 有 2bit和 4bit兩 種 。 閃存 容 量 為 64Mbit 32Gbit， DRAM為 64Mbit 8Gbit。 隨 著 手 持 移 動 設(shè) 備 的 硬 件 迅 速 發(fā) 展 ， 以 現(xiàn) 有 的 高 端 Cortex-A15 架 構(gòu) 來 看 ， 最 高 頻 率 可 達(dá) 2.5 GHz 與 支 持 最 多 1TB 的 內(nèi) 存 所 帶 來 的 總 線 帶 寬 需 求 相 當(dāng) 驚 人 。 雖 然 現(xiàn) 有 的 內(nèi) 存 帶 寬 仍足 以 滿 足 需 求 ， 但 在 帶 寬 與 省 電 性 上 還 是 有 繼 續(xù) 改 進(jìn) 的 必 要 ， 內(nèi)存 大 廠 Samsung 今 日 在 其 Samsu

43、ng Mobile Solutions Forum 中宣 布 可 供 行 動 裝 置 使 用 的 30 奈 米 制 程 2GB LPDDR3 內(nèi) 存 已 可 進(jìn)入 量 產(chǎn) 階 段 。 LPDDR3 內(nèi) 存 每 個(gè) 針 腳 的 I/O 傳 輸 量 可 達(dá) 1,600Mbps， 在 以 雙 信 道 模 式 運(yùn) 作 下 ， 總 線 帶 寬 可 達(dá) 12.8GB/s，總 體 來 說 多 出 前 代 架 構(gòu) 50% 的 傳 輸 能 力 。 DDR采 用 了 2位 預(yù) 取 (2-bit prefetch)， 也 就 是 2： 1的 數(shù) 據(jù) 預(yù) 取 ， 2bit預(yù) 取 架 構(gòu) 允 許內(nèi) 部 的 隊(duì) 列 (c

44、olumn)工 作 頻 率 僅 僅 為 外 部 數(shù) 據(jù) 傳 輸 頻 率 的 一 半 。 在 SDRAM中 數(shù) 據(jù) 傳輸 率 完 全 參 考 時(shí) 鐘 信 號 ， 因 此 數(shù) 據(jù) 傳 輸 率 和 時(shí) 鐘 頻 率 一 樣 。 DDR2采 了 4位 預(yù) 取 (4-bit prefetch)， 這 就 是 DDR2提 高 數(shù) 據(jù) 傳 輸 率 的 關(guān) 鍵 ， 可 以 在 不 提 高 內(nèi) 部 存 儲 陣 列 頻率 的 情 況 下 提 高 數(shù) 據(jù) 輸 出 帶 寬 ,如 圖 5-10所 示 。 DDR2 SDRAM中 有 4Bank和 8Bank的 設(shè) 計(jì) ， 目 的 就 是 為 了 應(yīng) 對 未 來 大容 量

45、芯 片 的 需 求 。 而 DDR3很 可 能 將 從 2Gb容 量 起 步 ， 因 此 起 始 的 邏 輯 Bank就 是 8個(gè) ， 另 外 還 為 未 來 的 16個(gè) 邏 輯 Bank做 好 了 準(zhǔn) 備 。 DDR3由 于 新 增 了 一 些 功 能 ， 所 以 在 引 腳 方 面 會 有 所 增 加 ， 8bit芯 片 采 用78球 FBGA封 裝 ， 16bit芯 片 采 用 96球 FBGA封 裝 ， 而 DDR2則 有 60/68/84球FBGA封 裝 三 種 規(guī) 格 。 并 且 DDR3必 須 是 綠 色 封 裝 ， 不 能 含 有 任 何 有 害 物 質(zhì)。 由 于 DDR3的

46、預(yù) 取 為 8bit， 所 以 突 發(fā) 傳 輸 周 期 （ BL， Burst Length） 也 固 定 為 8， 而 對 于 DDR2和 早 期 的 DDR架 構(gòu) 的 系 統(tǒng) ，BL=4也 是 常 用 的 ， DDR3為 此 增 加 了 一 個(gè) 4-bit Burst Chop（ 突發(fā) 突 變 ） 模 式 ， 即 由 一 個(gè) BL=4的 讀 取 操 作 加 上 一 個(gè) BL=4的 寫入 操 作 來 合 成 一 個(gè) BL=8的 數(shù) 據(jù) 突 發(fā) 傳 輸 ， 屆 時(shí) 可 通 過 A12地 址線 來 控 制 這 一 突 發(fā) 模 式 。 而 且 需 要 指 出 的 是 ， 任 何 突 發(fā) 中 斷 操

47、作 都 將 在 DDR3內(nèi) 存 中 予 以 禁 止 ， 且 不 予 支 持 ， 取 而 代 之 的 是 更靈 活 的 突 發(fā) 傳 輸 控 制 （ 如 4bit順 序 突 發(fā) ） 。 可 編 程 只 讀 存 儲 器 （ Programmable read-only memory） ， 縮 寫 為 PROM 或 FPROM， 是 一 種 電 腦 存 儲 記 憶 晶 片 ， 它 允 許 使 用 稱 為 PROM編 程器 的 硬 件 將 數(shù) 據(jù) 寫 入 設(shè) 備 中 。 在 PROM被 編 程 后 ， 它 就 只 能 專 用 那 些 數(shù) 據(jù) ，并 且 不 能 被 再 編 程 這 種 存 儲 器 用 作

48、永 久 存 放 程 序 之 用 。 通 常 會 用 于 電 子 游 戲機(jī) 、 或 電 子 詞 典 這 類 可 翻 譯 語 言 的 產(chǎn) 品 上 。 1 MASK ROM 2 PROM3 EPROM 4 E2PROM 4.Flash Memory 6 F-RAM7 MRAM8 PRAM 是 一 種 在 斷 電情 況 下 仍 能 保 持 所 存 儲 的 數(shù) 據(jù) 信 息 的 存 儲 器 ， 它 能 以block的 區(qū) 塊 單 位 進(jìn) 行 擦 除 和 編 程 ， 而 不 是 以 字 節(jié) 為 單位 。 區(qū) 塊 大 小 一 般 為 256KB 20MB。 閃 存 通 常 被 用來 保 存 控 制 代 碼 ，

49、 比 如 在 個(gè) 人 電 腦 中 的 基 本 輸 入 /輸 出系 統(tǒng) （ BIOS） 。 當(dāng) BIOS需 要 被 改 變 （ 重 寫 ） 時(shí) ， 閃 存可 以 寫 到 block（ 而 不 是 字 節(jié) ） 大 小 ， 使 它 更 容 易 被 更新 。 另 一 方 面 ， 閃 存 不 像 任 意 存 取 存 儲 器 （ RAM） 一樣 有 用 ， 因 為 任 意 存 取 存 儲 器 必 須 是 在 字 節(jié) （ 而 不 是block） 水 平 可 設(shè) 定 地 址 的 。 1、 EEPROM 可 以 按 “ 位 ” 擦 寫 ， 而 FLASH 只 能 一 大 片 一 大片 的 擦 。 2、 EEPR

50、OM 一 般 容 量 都 不 大 ， 如 果 大 的 話 ， EEPROM相 對與 FLASH 就 沒 有 價(jià) 格 上 的 優(yōu) 勢 了 。 市 面 上 賣 的 stand alone 的EERPOM 一 般 都 是 在 64KBIT 以 下 ， 而 FLASH 一 般 都 是8MEG BIT 以 上 （ NOR 型 ） 。 3、 讀 的 速 度 的 話 ， 應(yīng) 該 不 是 兩 者 的 差 別 ， 只 是 EERPOM一 般用 于 低 端 產(chǎn) 品 ， 讀 的 速 度 不 需 要 那 么 快 ， 真 要 做 的 話 ， 其 實(shí) 也是 可 以 做 的 和 FLASH差 不 多 。 4、 因 為 EE

51、PROM的 存 儲 單 元 是 兩 個(gè) 管 子 而 FLASH 是 一個(gè) （ SST的 除 外 ， 類 似 于 兩 管 ） ， 總 的 來 說 ， 對 與 用 戶 來 說 ， EEPROM和 FLASH沒 有 大 的區(qū) 別 ， 只 是 EEPROM是 低 端 產(chǎn) 品 ， 容 量 低 ， 價(jià) 格 便 宜 ， 但 是 穩(wěn)定 性 較 FLASH要 好 一 些 。 但 對 于 EEPROM和 FLASH的 設(shè) 計(jì) 來 說 ， FLASH則 要 難 的多 ， 不 論 是 從 工 藝 上 的 還 是 從 外 圍 電 路 設(shè) 計(jì) 上 來 說 。 閃 存 最 先 由 東 芝 公 司 提 出 ， 是 因 為 芯

52、 片 存 儲 器 單元 的 數(shù) 據(jù) 能 在 一 瞬 間 （ 或 閃 電 般 的 ） 被 刪 除 。 在Fowler-Nordheim tunneling中 電 子 刺 破 薄 薄 的 一 層 絕緣 體 材 料 ， 并 從 有 聯(lián) 系 的 每 個(gè) 存 儲 單 元 的 浮 柵 移 動 電荷 。 Intel提 供 了 閃 存 的 一 種 形 式 ， 在 每 個(gè) 存 儲 單 元 保存 2比 特 （ 而 不 是 1比 特 ） ， 這 樣 能 夠 使 存 儲 量 翻 倍 而沒 有 相 應(yīng) 的 價(jià) 格 增 加 。 可 分 為 Self-Aligned Gate（ Stack Gate） 和 Split ga

53、te兩 種 ， 前 者 以Intel為 代 表 ， 后 者 則 被 Toshiba、 SST（ 硅 碟 ） 等 廠 商 所 采 用 。 依 據(jù) 功 能 可 分 為 Code Flash（ 儲 存 程 序 代 碼 ） 和 Data Flash（ 儲 存 一 般 資 料 ） 。 動 作 方 式 有 NOR和 DINOR兩 種 ， 而 Data Flash動 作 方 式 則 有NAND及 AND兩 種 ， 其 中 Code Flash主 要 以 NOR型 為 主 ， 儲 存 系 統(tǒng) 程 序 代 碼及 小 量 資 料 ， 應(yīng) 用 于 PC、 通 信 移 動 電 話 、 PDA、 STB等 產(chǎn) 品 上

54、； 而 則 是 以 NAND型 為 主 ， 用 于 儲 存 大 量 資 料 ， 主 要 應(yīng) 用 范 圍 包括 DSC、 MP3等 所 需 要 的 各 式 規(guī) 格 的 小 型 記 憶 卡 。 程 序 和 數(shù) 據(jù) 可 存 放 在 同 一 芯 片 上 ， 擁 有 獨(dú) 立 的 數(shù) 據(jù) 總 線 和地 址 總 線 ， 能 快 速 隨 機(jī) 讀 取 ， 允 許 系 統(tǒng) 直 接 從 Flash中 讀 取 代 碼執(zhí) 行 ， 而 無 需 先 將 代 碼 下 載 至 RAM中 再 執(zhí) 行 。 由 于 NOR技 術(shù) Flash Memory的 擦 除 和 編 程 速 度 較 慢 ， 而 塊尺 寸 又 較 大 ， 因 此

55、 擦 除 和 編 程 操 作 所 花 費(fèi) 的 時(shí) 間 很 長 ， 在 純 數(shù)據(jù) 存 儲 和 文 件 存 儲 的 應(yīng) 用 中 ， NOR技 術(shù) 顯 得 力 不 從 心 。 以 頁 為 單 位 進(jìn) 行 讀 和 編 程 操 作 ， 1頁 為 256或 512B（ 字 節(jié)） ； 以 塊 為 單 位 進(jìn) 行 擦 除 操 作 ， 1塊 為 4kB、 8kB或 16kB。 具 有塊 編 程 和 塊 擦 除 的 功 能 ， 其 塊 擦 除 時(shí) 間 是 2ms； 而 NOR技 術(shù) 的塊 擦 除 時(shí) 間 達(dá) 到 幾 百 ms。 數(shù) 據(jù) 、 地 址 采 用 同 一 總 線 ， 實(shí) 現(xiàn) 串 行 讀 取 。 隨 機(jī) 讀

56、 取 速 度 慢且 不 能 按 字 節(jié) 隨 機(jī) 編 程 。 芯 片 尺 寸 小 ， 引 腳 少 ， 位 成 本 （ bit cost） 最 低 的 固 態(tài) 存 儲器 。 芯 片 包 含 有 失 效 塊 ， 其 數(shù) 目 最 大 可 達(dá) 到 3 35塊 （ 取 決 于 存儲 器 密 度 ） 。 失 效 塊 不 會 影 響 有 效 塊 的 性 能 ， 但 需 要 將 失 效 塊在 地 址 映 射 表 中 屏 蔽 起 來 。 項(xiàng) 目 NOR Flash NAND Flash特 點(diǎn) 芯 片 內(nèi) 執(zhí) 行 系 統(tǒng) RAM中傳 輸 效 率 高 中寫 入 /擦 除 操 作 的 時(shí) 間 5s 4ms擦 除 器 件

57、 時(shí) 塊 大 小 64 128KB 8 32KB接 口 SRAM接 口 I/O接 口壽 命 （ 耐 用 性 ） 十 萬 次 一 百 萬 次 即 單 層 式 儲 存 (Single Level Cell； SLC)， 包 括 三 星 電 子 、 Hynix、 美 光 （ Micron） 以 及 東 芝都 是 此 技 術(shù) 使 用 者 .多 層 式 儲 存 （ Multi Level Cell； MLC)， 目 前 有 東 芝 、 Renesas、 三 星 使 用 ， 英 飛 凌 （Infineon） 與 Saifun Semiconductors合 資 利 用 NROM技術(shù) 所 共 同 開 發(fā) 的

58、 多 位 儲 存 （ Multi Bit Cell； MBC） 。 MLC是 英 特 爾 （ Intel） 在 1997年 9月 最 先 開 發(fā) 成 功 的 ， 其 作 用 是 將兩 個(gè) 位 的 信 息 存 入 一 個(gè) 浮 動 柵 （ Floating Gate， 閃 存 存 儲 單 元 中 存 放 電 荷 的部 分 ） ， 然 后 利 用 不 同 電 位 （ Level） 的 電 荷 ， 透 過 內(nèi) 存 儲 存 格 的 電 壓 控 制精 準(zhǔn) 讀 寫 ， 假 設(shè) 以 4種 電 壓 控 制 、 1個(gè) 晶 體 管 可 存 取 2 bits 的 數(shù) 據(jù) ， 若 是 控 制 8種 電 壓 就 可 以

59、存 取 3 bits 的 數(shù) 據(jù) ， 使 Flash 的 容 量 大 幅 提 升 ， 類 似 Rambus的QRSL技 術(shù) ， 通 過 精 確 控 制 浮 動 柵 上 的 電 荷 數(shù) 量 ， 使 其 呈 現(xiàn) 出 4種 不 同 的 存儲 狀 態(tài) ， 每 種 狀 態(tài) 代 表 兩 個(gè) 二 進(jìn) 制 數(shù) 值 （ 從 00到 11） 。 當(dāng) 然 不 光 是 NOR型 閃 存 在 使 用 ， 東 芝 在 2003年 2月 推 出 第 一 款 MLC型 的NAND Flash， 并 接 續(xù) 2004年 4月 推 出 采 用 MLC技 術(shù) 的 4Gbit與 8Gbit NAND Flash， 顯 然 這 對 于

60、 本 來 就 以 容 量 見 長 的 NAND閃 存 更 是 如 虎 添 翼 。 根 據(jù)Semiconductor Insights研 究 ， 東 芝 利 用 90nm MLC技 術(shù) 所 開 發(fā) 出 來 的 4Gb， 其 die面 積 為 144 mm2。 SLC技 術(shù) 與 EEPROM相 同 ， 但 在 浮 置 閘 極(Floating gate)與 源 極 (Source gate)之 中 的 氧 化 薄 膜 更薄 ， 其 數(shù) 據(jù) 的 寫 入 是 透 過 對 浮 置 閘 極 的 電 荷 加 電 壓 ，然 后 可 以 透 過 源 極 ， 即 可 將 所 儲 存 的 電 荷 消 除 ， 藉 由

61、這 樣 的 方 式 ， 便 可 儲 存 1個(gè) 個(gè) 信 息 位 ， 這 種 技 術(shù) 的 單 一位 細(xì) 胞 方 式 能 提 供 快 速 的 程 序 編 程 與 讀 取 ， 不 過 此 技術(shù) 受 限 于 低 硅 效 率 (Silicon efficiency)的 問 題 ， 必 須 要藉 由 較 先 進(jìn) 的 流 程 強(qiáng) 化 技 術(shù) (Process enhancements)，才 能 向 上 提 升 SLC制 程 技 術(shù) 。 SLC架 構(gòu) 是 0和 1兩 個(gè) 充 電 值 ， 而 MLC架 構(gòu) 可 以 一 次 儲 存 4個(gè) 以 上 的 充 電 值 ， 因 此 MLC架 構(gòu) 可 以 有 比 較 好 的

62、儲 存 密 度 ， 再加 上 可 利 用 比 較 老 舊 的 生 產(chǎn) 程 備 來 提 高 產(chǎn) 品 的 容 量 ， 而 無 須 額外 投 資 生 產(chǎn) 設(shè) 備 ， 可 以 享 有 成 本 與 良 率 的 優(yōu) 勢 。 至 于 存 取 速 度 ， SLC架 構(gòu) 比 MLC架 構(gòu) 要 快 速 三 倍 以 上 ， 加上 MLC架 構(gòu) 對 于 電 力 的 消 耗 較 多 ， 因 此 使 用 者 若 是 考 慮 長 久 使用 、 安 全 儲 存 數(shù) 據(jù) 以 及 高 速 的 存 取 速 度 等 要 求 ， 恐 怕 會 改 采 用SLC架 構(gòu) 。 MLC架 構(gòu) 理 論 上 只 能 承 受 約 1萬 次 的 數(shù) 據(jù)

63、 寫 入， 而 SLC架 構(gòu) 可 承 受 約 10萬 次 ， 是 MLC的 10倍 。 MLC技 術(shù) 并 非 一 家 廠 商 壟 斷 ， 像 東 芝 （ Toshiba） 已 生 產(chǎn) 了 好 幾 代 MLC架 構(gòu) NAND閃 存 ， 包 括 前 不 久宣 布 和 美 國 SanDisk公 司 共 同 開 發(fā) 的 采 用 最 先 進(jìn) 56nm工 藝 的 16Gb（ 2gigabyte） 和 8Gb（ 1gigabyte） MLC NAND閃 存 ， 16Gb是 單 芯 片 的 業(yè) 內(nèi) 最 大 容 量 。 SLC技 術(shù) 被 開 發(fā) 的 年 頭 遠(yuǎn) 早 于 MLC技 術(shù) ， 與 之 相 匹 配 的

64、控 制 芯 片 技 術(shù)上 已 經(jīng) 非 常 成 熟 ， SLC產(chǎn) 品 數(shù) 據(jù) 寫 入 速 度 最 快 能 達(dá) 到 9664KB/s（ KISS KS900） ， 讀 取 速 度 最 快 能 達(dá) 到 13138KB/s（ mobiBLU DAH-1700） ， 而 同樣 在 高 速 USB2.0接 口 協(xié) 議 下 寫 入 速 度 最 慢 的 還 不 足 1500KB/s， 讀 取 速 度 最慢 的 也 沒 有 超 過 2000KB/s。 都 是 SLC閃 存 芯 片 ， 都 是 高 速 USB2.0接 口 協(xié) 議， 為 什 么 差 別 會 如 此 大 。 一 位 業(yè) 內(nèi) 資 深 設(shè) 計(jì) 師 的 答

65、 案 是 閃 存 控 制 芯 片 效 能 低， 且 與 閃 存 之 間 的 兼 容 性 不 好 ， 這 類 產(chǎn) 品 不 僅 速 度 慢 而 且 在 數(shù) 據(jù) 操 作 時(shí) 出錯(cuò) 的 概 率 也 大 。 這 個(gè) 問 題 在 MLC閃 存 剛 投 入 市 場 時(shí) 同 樣 也 困 擾 著 MLC技 術(shù)的 發(fā) 展 ， 好 在 去 年 12月 我 們 終 于 看 到 了 曙 光 。 這 就 是 擎 泰 科 技 （ Skymedi Corporation） 為 我 們 帶 來 的 新 一 代 高 速 USB2.0控 制 芯 片 SK6281及 SD 2.0/MMC 4.2的 combo快 閃 記 憶 卡 控

66、制 芯 片 SK6621， 在 MLC NAND閃 存 的 支 持 與 速 度 效 能 上 皆 有 良 好 表 現(xiàn) 。 其 所 支 持 的 MLC芯 片 已 經(jīng) 達(dá) 到 了 Class4的傳 輸 速 度 。 SLC架 構(gòu) 由 于 每 Cell僅 存 放 1bit數(shù) 據(jù) ， 故 只 有 高 和低 2種 電 平 狀 態(tài) ， 使 用 1.8V的 電 壓 就 可 以 驅(qū) 動 。 而MLC架 構(gòu) 每 Cell需 要 存 放 多 個(gè) bit， 即 電 平 至 少 要 被 分為 4檔 （ 存 放 2bit） ， 所 以 需 要 有 3.3V及 以 上 的 電 壓 才能 驅(qū) 動 。 最 近 傳 來 好 消 息 ， 英 特 爾 新 推 出 的 65納 米MLC寫 入 速 度 較 以 前 產(chǎn) 品 提 升 了 二 倍 ， 而 工 作 電 壓 僅為 1.8V， 并 且 憑 借 低 功 耗 和 深 層 關(guān) 機(jī) 模 式 ， 其 電 池 使用 時(shí) 間 也 得 到 了 延 長 。 在 一 次 讀 寫 中 SLC只 有 0或 1兩 種 狀 態(tài) ， 這 種 技 術(shù) 能 提 供 快速 的 程 序 編 程 與 讀 取 ， 簡