《數(shù)字電路試卷》由會(huì)員分享，可在線閱讀，更多相關(guān)《數(shù)字電路試卷（9頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、電子技術(shù)基礎(chǔ)（數(shù)字部分） 一、選擇題（每題 2分，共30分） 1 .決定一事件結(jié)果的所有條件中要求所有的條件同時(shí)滿足時(shí)結(jié)果就發(fā)生，這種條件和結(jié)果的邏輯關(guān)系 是（ V A.與 B.或 C.非 D.異或 A " ——F B R. A — 或 _ & F B—— D. B. L AB AB D. L A B 2 .在下圖的邏輯符號(hào)中，能實(shí)現(xiàn) F=AB邏輯功能的是（ ）。 A - & 9 ■「 B - C. 3 .同或的邏輯表達(dá)式為：（ ）。 A. L AB AB C. L AB AB 4 .SR鎖存器是一種 穩(wěn)態(tài)電路。（ ） A.無 B.單 C.雙

2、D.多 5 .基本SR鎖存器，當(dāng)SR鎖存器狀態(tài)不確定時(shí)，（ ）。 A . S=0;R=0 B.S=0;R=1 C.S=1;R=0 D.S=1;R=1 6 . R-S型觸發(fā)器的“ R”意指（ ）。 A.重復(fù) B.復(fù)位 C.優(yōu)先 D.異步 7 .下列電路中，不屬于組合邏輯電路的是 （ ）。 A.譯碼器 B.全加器 C.寄存器 D.編碼器 8 . 一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有 個(gè)。（ ） A.1 B.2 C.8 D.4 9 .組合邏輯電路消除競爭冒險(xiǎn)的方法有 （ ）。 A.前級(jí)加電阻 C .后級(jí)加緩沖電路 B .在輸入端接入濾波電容 D.屏蔽輸入信號(hào)的尖峰干擾

3、 10. 不能將減法運(yùn)算轉(zhuǎn)換為加法運(yùn)算。 A.原碼 B.反碼 C.補(bǔ)碼 11.邏輯函數(shù)F=A B和G=A O B不滿足關(guān)系 B. F = G C. F = G D. F=G 1 12.使JK觸發(fā)器在時(shí)鐘脈沖作用下, 實(shí)現(xiàn)輸出 Qn 1 Qn ,則輸入端信號(hào)應(yīng)為（ A. J=K=0 B. J= K = 1 C. J= 1, K = 0 D. J=0, K= 1 13.設(shè)計(jì)一個(gè)同步10進(jìn)制計(jì)數(shù)器, 觸發(fā)器。 B. 4個(gè) C. 5個(gè) D. 10 個(gè) 14 .數(shù)彳1 [375] 10與下列哪個(gè)數(shù)相等。 .[111011101]

4、B.[567] C.[11101110] BCD D.[1F5] 16 15 .凡在數(shù)值上或時(shí)間上不連續(xù)變化的信號(hào)，稱為 數(shù)字信號(hào) 、模擬信號(hào) 、直流信號(hào) 、交流信號(hào) 二、填空題（每空 1分，共20分） 1.某通信系統(tǒng)每秒鐘傳輸 1000000位 ，那么每位數(shù)據(jù)的占時(shí)間 2.最基本的門電路是: 3.發(fā)光二極管構(gòu)成的七段顯示器有兩種，分別是 電路。 4.三態(tài)門（TS門）的輸出狀態(tài)除了高電平或低電平兩種狀態(tài)外，還有第三狀態(tài)是 5.觸發(fā)器是一種對(duì) 敏感的存儲(chǔ)電路。 6.組合邏輯電路不含具有 功能的元件。

5、 7. 2002個(gè)‘1異或的結(jié)果是 8.對(duì)30個(gè)信號(hào)進(jìn)行編碼，采用二進(jìn)制編碼需 位輸出。 9.如圖所示邏輯電路的輸出 Y= 10.數(shù)模轉(zhuǎn)換器白輸入為 8位二進(jìn)制數(shù)字信號(hào)（D7~D0 A B C D ）,輸出為0~25.5V的模擬電壓。若數(shù)字信號(hào)的最低位是“1其余各位是“0;則輸出的模擬電壓為 。 11 .根據(jù)觸發(fā)器功能的不同，可將觸發(fā)器分成四種，分別是 觸發(fā)器、觸發(fā) 器、觸發(fā)器和 觸發(fā)器。 12 . A/D轉(zhuǎn)換器一般要經(jīng)過取樣、保持、 ?口 這4個(gè)轉(zhuǎn)換過程，取樣 時(shí)要滿足取樣定理，即 o 三、判斷題 正確的在括號(hào)內(nèi)記，錯(cuò)誤的記“ X”。（每題1分，公10

6、分） 1 . “0”的補(bǔ)碼只有一種形式。 （ ） 2 .卡諾圖中，兩個(gè)相鄰的最小項(xiàng)至少有一個(gè)變量互反。 （ ） 3 .用或非門可以實(shí)現(xiàn) 3種基本的邏輯運(yùn)算。 （ ） 4 .三極管飽和越深，關(guān)斷時(shí)間越短。 （ ） 5 .在數(shù)字電路中，邏輯功能相同的 TTL門和CMOS門芯片可以互相替代使用。 （ ） 6 .多個(gè)三態(tài)門電路的輸出可以直接并接，實(shí)現(xiàn)邏輯與。 （ ） 7 .時(shí)鐘觸發(fā)器僅當(dāng)有時(shí)鐘脈沖作用時(shí)，輸入信號(hào)才能對(duì)觸發(fā)器的狀態(tài)產(chǎn)生影響。 （ ） 8 .時(shí)序圖、狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表都可以用來描述同一個(gè)時(shí)序邏輯電路的邏輯功能，它們之間可以 相互轉(zhuǎn)換。 （ ） 9 .已知三態(tài)與非門輸

7、出表達(dá)式 F AB C ,則該三態(tài)門當(dāng)控制信號(hào) C為低電平時(shí)，輸出為高阻態(tài)。 （ ） 10 .為了把雜亂的、寬度不一的矩形脈沖信號(hào)，整形成具有固定脈沖寬度的矩形波信號(hào)輸出，我們 應(yīng)選用單穩(wěn)態(tài)觸發(fā)器電路。 （ ） 四、綜合題。（每題10分，共40分） 1 .分析圖2所示電路的邏輯功能。列出真值表，寫出電路輸出函數(shù) S的邏輯表達(dá)式。 2 .由與非門組成的基本 RS觸發(fā)器如圖所示。已知輸入端Sd , Rd的電壓波形，試畫出與之對(duì)應(yīng)的 Q和 7&F。 Q的波形。 3 .設(shè)計(jì)“一位十進(jìn)制數(shù)”的四舍五入電路（采用 8421BCD碼）。要求只設(shè)定一

8、個(gè)輸出，并畫出用最少 “與非門”實(shí)現(xiàn)的邏輯電路圖。 4 .用紅、黃、綠三個(gè)指示燈表示三臺(tái)設(shè)備的工作情況：綠燈亮表示全部正常；紅燈亮表示有一臺(tái)不正 常；黃燈亮表示兩臺(tái)不正常； 紅、黃燈全亮表示三臺(tái)都不正常。 列出控制電路真值表，要求用74LS138（三 線-八線譯碼器）和適當(dāng)?shù)呐c非門實(shí)現(xiàn)此電路。 答案解析: 、選擇題 A C A CD BCCBA CBBCB 、填空題 1: 0.000001s 2:與、或、非 3:共陰極電路 共陽極電路 4:高阻態(tài) 5:脈沖邊沿 6:存儲(chǔ) 7. 0 8. 5 9. Y AB CD 10. 0.1V 11. RS; JK;

9、 D; To 12. 量化、編碼，fs> 2fimax 三、判斷題 1.，2.，3.，4. X5. X 6. X 7.，8. V9.X 10a/ 四、綜合題 1: S AB AB A B A B S 0 0 1 1 0 0 1 1 0 1 1 0 ：0 1 1 1 1 1 0 0 0 2: SD RD Q Q 0 0 1 1 0 1 1 0 1 0 0 1 1 1 不 變 不 變 3.設(shè)用A3A2A1A0 表示該數(shù)，輸出 F。列出真值表。 A3 A2 A1 AO

10、F 0 0 0 O O  0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 m(5,6,7,8,9) A3 A2A。A2A A3 A2 AO Al 4. 1）根據(jù)題意，列出真值表 由題意可知，令輸入為 A、B、C表示三臺(tái)設(shè)備的工作情況，“1”表示正常，“0”表示不正常，令輸出 為R, Y, G表示紅、黃、綠三個(gè)批示燈的 狀態(tài)，“1

11、”表示亮，“0”表示滅。 A B C R Y G 0 0 0 1 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 0 0 1 （2）由真值表列出邏輯函數(shù)表達(dá)式為: R(A,B,C) m(0,3,5,6) Y(A,B,C) m(0,1,2,4) G(A,B,C) m7 G （3）根據(jù)邏輯函數(shù)表達(dá)式，選用譯碼器和 與非門實(shí)現(xiàn)，畫出邏輯電路圖。