《《數(shù)字邏輯》復(fù)習(xí)題庫》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字邏輯》復(fù)習(xí)題庫（9頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、 華中師范大學(xué)網(wǎng)絡(luò)學(xué)院 《數(shù)字邏輯》復(fù)習(xí)題庫 一、選擇題 1． 和二進(jìn)制數(shù)(1100110111.001)等值的十六進(jìn)制數(shù)學(xué)是( )。 A.337.2 B.637.2 C.1467.1 D.c37.4 2． 是8421BCD碼的是（ ） A.1010 B.0101 C.1100 D.1111 3． 和二進(jìn)制碼1100對應(yīng)的格雷碼是（ ） A.0011 B.1100 C.1010 D.0101 4． 和邏輯式 相等的式子是( ) A.A

2、BC B.1+BC C.A D. 5． 若干個(gè)具有三態(tài)輸出的電路輸出端接到一點(diǎn)工作時(shí)，必須保證（ ） A.任何時(shí)候最多只能有一個(gè)電路處于三態(tài)，其余應(yīng)處于工作態(tài)。 B.任何時(shí)候最多只能有一個(gè)電路處于工作態(tài)，其余應(yīng)處于三態(tài)。 C.任何時(shí)候至少要有兩個(gè)或三個(gè)以上電路處于工作態(tài)。 D.以上說法都不正確。 6． A+B+C++A=（ ） A.A B. C.1 D.A+B+C 7． 下列等式不成立的是（ ） A. B.(A+B)(A+C)=A+BC C.AB+AC+BC=AB

3、+BC D. 8． A.ABC B.A+B+C C. D. 9． 欲對全班53個(gè)同學(xué)以二進(jìn)制代碼編碼表示，最少需要二進(jìn)制的位數(shù)是( ) A.5 B.6 C.10 D.53 10． 一塊數(shù)據(jù)選擇器有三個(gè)地址輸入端，則它的數(shù)據(jù)輸入端應(yīng)有（ ）。 A.3 B.6 C.8 D.1 11． 或非門構(gòu)成的基本RS觸發(fā)器，輸入端SR的約束條件是（ ） A.SR=0 B.SR

4、=1 C. D. 12． 在同步方式下，JK觸發(fā)器的現(xiàn)態(tài)Qn = 0，要使Qn+1 = 1，則應(yīng)使（ ）。 A.J=K=0 B.J=0，K=1 C.J=1，K=X D.J=0，K=X 13． 一個(gè)T觸發(fā)器，在T=1時(shí)，來一個(gè)時(shí)鐘脈沖后，則觸發(fā)器( )。 A.保持原態(tài) B.置0 C.置1 D.翻轉(zhuǎn) 14． 在CP作用下，欲使D觸發(fā)器具有Qn+1=的功能，其D端應(yīng)接（ ） A.1 B.0 C.

5、 D. 15． 一片四位二進(jìn)制譯碼器，它的輸出函數(shù)有（ ） A.1個(gè) B.8個(gè) C.10個(gè) D.16個(gè) 16． 比較兩個(gè)兩位二進(jìn)制數(shù)A=A1A0和B=B1B0，當(dāng)A>B時(shí)輸出F=1，則F的表達(dá)式是（ ）。 A. B. C. D. 17． 相同計(jì)數(shù)模的異步計(jì)數(shù)器和同步計(jì)數(shù)器相比，一般情況下（ ） A.驅(qū)動(dòng)方程簡單 B.使用觸發(fā)器的個(gè)數(shù)少 C.工作速度快 D.以上說法都不對 18

6、． 測得某邏輯門輸入A、B和輸出F的波形如下圖，則F(A，B)的表達(dá)式是（ ） A.F=AB B.F=A+B C. D. 19． Moore和Mealy型時(shí)序電路的本質(zhì)區(qū)別是（ ） A.沒有輸入變量 B.當(dāng)時(shí)的輸出只和當(dāng)時(shí)電路的狀態(tài)有關(guān)，和當(dāng)時(shí)的輸入無關(guān) C.沒有輸出變量 D.當(dāng)時(shí)的輸出只和當(dāng)時(shí)的輸入有關(guān)，和當(dāng)時(shí)的電路狀態(tài)無關(guān) 20． n級觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器，其有效循環(huán)的狀態(tài)數(shù)為（ ） A.n個(gè) B.2n個(gè) C.2n-1個(gè) D.

7、 2n個(gè) 21． ROM電路由地址譯碼器和存儲(chǔ)體構(gòu)成，若譯碼器有十個(gè)地址輸入線，則最多可有（ ）個(gè)字。 A.10 B.102 C.210 D.104 22． 74LS160十進(jìn)制計(jì)數(shù)器它含有的觸發(fā)器的個(gè)數(shù)是（ ） A.1個(gè) B.2個(gè) C.4個(gè) D. 6個(gè) 23． 組合型PLA是由（ ）構(gòu)成 A.與門陣列和或門陣列 B.一個(gè)計(jì)數(shù)器 C.一個(gè)或陣列 D.一個(gè)寄存器 24． TTL與非門的多余腳懸空等效于( )。

8、 A.１ B.０ C.Ｖcc D.Vee 25． 設(shè)計(jì)一個(gè)8421碼加1計(jì)數(shù)器，至少需要（ ）觸發(fā)器 A.3個(gè) B.4個(gè) C.6個(gè) D.10個(gè) 26． 以下哪一條不是消除竟?fàn)幟半U(xiǎn)的措施（ ） A.接入濾波電路 B.利用觸發(fā)器 C.加入選通脈沖 D.修改邏輯設(shè)計(jì) 27． 主從觸發(fā)器的觸發(fā)方式是（ ） A.CP=1 B.CP上升沿 C.CP下降沿 D.分兩次處理 28． 下列說法

9、中，（ ）不是邏輯函數(shù)的表示方法。 A．真值表和邏輯表達(dá)式 B．卡諾圖和邏輯圖 C．波形圖和狀態(tài)圖 29． 已知某觸發(fā)器的特性所示（觸發(fā)器的輸入用A、B……表示）。請選擇與具有相同功能的邏輯表達(dá)式是（ ）。 A． B． C． A B Qn+1 說 明 0 0 Qn 保持 0 1 0 置0 1 0 1 置1 1 1 翻轉(zhuǎn) 30． 用ROM實(shí)現(xiàn)四位二進(jìn)制碼到四位循環(huán)碼的轉(zhuǎn)換，要求存儲(chǔ)器的容量為（ ）。 A．8 B．16 C．32 D．64 31． 下列信號中，（ ）是數(shù)

10、字信號。 A．交流電壓 B.開關(guān)狀態(tài) C.交通燈狀態(tài) D.無線電載波 32． 余3碼10001000對應(yīng)2421碼為（ ） A. 01010101 B. 10000101 C. 10111011 D. 11101011 33． 若邏輯函數(shù)，則F和G相與的結(jié)果為（ ） A. B. 1 C. D. 0 34． 為實(shí)現(xiàn)D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，圖所示的虛線框內(nèi)應(yīng)是（ ） A. 或非門 B. 與非門 C

11、. 異或門 D. 同或門 35． 完全確定原始狀態(tài)表中的五個(gè)狀態(tài)A、B、C、D、E，若有等效對A和B，B和D，C和E，則最簡狀態(tài)表中只含（ ）個(gè)狀態(tài) A.2 B.3 C.1 D.4 36． 下列觸發(fā)器中，沒法約束條件的是（ ） A. 時(shí)鐘觸發(fā)器 B. 基本觸發(fā)器 C. 主從觸發(fā)器 D. 邊沿D觸發(fā)器 37． 組合邏輯電路輸出與輸入的關(guān)系可用（ ）描述 A.真值表 B.狀態(tài)表 C.狀態(tài)圖 D.邏

12、輯表達(dá)式 38． 實(shí)現(xiàn)兩個(gè)4位二進(jìn)制數(shù)相乘的組合電路，其輸入輸出端個(gè)數(shù)應(yīng)為（ ） A.4入4出 B.8入8出 C.8入4出 D.8入5出 39． 組合邏輯電路中的險(xiǎn)象是由于（ ）引起的 A.電路未達(dá)到最簡 B.電路有多個(gè)輸出 C.電路中的時(shí)延 D.邏輯門類型不同 40． 設(shè)計(jì)一個(gè)五位二進(jìn)制碼的奇偶位發(fā)生器，需要（ ）個(gè)異或門 A.2 B.3 C.4 D.5 41． 下列觸發(fā)器中，（ ）不可作為同步時(shí)序邏輯電路的存儲(chǔ)元件。 A.基本R

13、-S觸發(fā)器 B.D觸發(fā)器 C.J-K觸發(fā)器 D.T觸發(fā)器 42． 構(gòu)造一個(gè)模10同步計(jì)數(shù)器，需要（ ）觸發(fā)器 A.3個(gè) B.4個(gè) C.5個(gè) D.10個(gè) 43． 實(shí)現(xiàn)同一功能的Mealy型同步時(shí)序電路比Moore型同步時(shí)序電路所需要的（ ） A.狀態(tài)數(shù)目更多 B.狀態(tài)數(shù)目更少 C.觸發(fā)器更多 D.觸發(fā)器一定更少 44． 同步時(shí)序電路設(shè)計(jì)中，狀態(tài)編碼采用相鄰編碼法的目的是（ ） A.減少電路中的觸發(fā)器 B.提高

14、電路速度 C.提高電路可靠性 D.減少電路中的邏輯門 45． 脈沖異步時(shí)序邏輯電路的輸入信號可以是（ ） A.模擬信號 B.電平信號 C.脈沖信號 D.時(shí)鐘脈沖信號 46． 電平異步時(shí)序邏輯電路不允許兩個(gè)或兩個(gè)以上輸入信號（ ） A.同時(shí)為0 B.同時(shí)為1 C.同時(shí)改變 D.同時(shí)出現(xiàn) 47． 脈沖異步時(shí)序邏輯電路中的存儲(chǔ)元件可以采用（ ） A.時(shí)鐘控制RS觸發(fā)器 B.D觸發(fā)器 C.基本RS觸

15、發(fā)器 D.JK觸發(fā)器 48． 八路數(shù)據(jù)選擇器應(yīng)有（ ）個(gè)選擇控制器 A.2 B.3 C.6 D.8 49． 移位寄存器T1194工作在并行數(shù)據(jù)輸入方式時(shí)，MAMB取值為（ ） A.00 B.01 C.10 D.11 50． 半導(dǎo)體存儲(chǔ)器（ ）的內(nèi)容在掉電后會(huì)丟失 A.MROM B.RAM C.EPROM D.E2PROM 51． EPROM是指（ ） A.隨機(jī)讀寫存儲(chǔ)器 B.只讀存儲(chǔ)器 C.可擦可編

16、程只讀存儲(chǔ)器 D.電可擦可編程只讀存儲(chǔ)器 52． 用PLA進(jìn)行邏輯設(shè)計(jì)時(shí)，應(yīng)將邏輯函數(shù)表達(dá)式變換成（ ） A.異或表達(dá)式 B.與非表達(dá)式 C.最簡“與—或”表達(dá)式 D.標(biāo)準(zhǔn)“或—與”表達(dá)式 53． 補(bǔ)碼1.1000的真值為（ ） A.+1.1000 B.-1.1000 C.-0.1000 D.-0.0001 54． 下列哪個(gè)函數(shù)與邏輯函數(shù)F= A⊙B不等（ ） A. B. C. D. 55． PROM、PLA、和PAL三種可編程器件中，（

17、 ）是不能編程的 A.PROM的或門陣列 B.PAL的與門陣列 C.PLA的與門陣列和或門陣列 D.PROM的與門陣列 56． 下列中規(guī)模通用集成電路中，（ ）屬于組合邏輯電路 A.4位計(jì)數(shù)器T4193 B.4位并行加法器T693 C.4位寄存器T1194 D.4位數(shù)據(jù)選擇器T580 57． 數(shù)字系統(tǒng)中，采用（ ）可以將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算 A.原碼 B.補(bǔ)碼 C. Gray碼 D.反碼 58． 十進(jìn)制數(shù)555的余3碼為（ ） A.101101101

18、 B.010101010101 C.100010001000 D.010101011000 59． 下列邏輯門中，（ ）不屬于通用邏輯門 A.與非門 B.或非門 C.或門 D.與或非門 60． n個(gè)變量構(gòu)成的最小項(xiàng)mi和最大項(xiàng)Mi之間，滿足關(guān)系（ ） A. B. C. D. 二、填空題 1. ( ) 的8421碼為 010010010110 。 2. 補(bǔ)碼只有( ) 種零的表示形式。 3. 邏輯變量反映邏輯狀態(tài)的變化

19、，邏輯變量僅能取值 ( )。 4. 如果A，B中只要有一個(gè)為1，則F為l；僅當(dāng)A，B均為0時(shí)，F(xiàn)才為0。該邏輯關(guān)系可用式子 ( )表示。 5. 在非邏輯中，若A為０，則F為1；反之， ( ) 。 6. 基本的邏輯關(guān)系有 ( ) 三種。 7. 邏輯表達(dá)式是由( )所構(gòu)成的式子。 8. 邏輯函數(shù)表達(dá)式有 ( )兩種基本形式。 9. 假如一個(gè)函數(shù)完全由最小項(xiàng)所組成，那么這種函數(shù)表達(dá)式稱為 ( )表達(dá)式。 10. 3個(gè)變量最多可以組成( )個(gè)最小項(xiàng)。 11. n個(gè)變量的所有最大項(xiàng)的( )恒等于0。 12. 在同一邏輯問題中，下標(biāo)

20、相同的最小項(xiàng)和最大項(xiàng)之間存在( )關(guān)系。 13. 求一個(gè)函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式有兩種方法，( ) 。 14. 最簡邏輯電路的標(biāo)準(zhǔn)是:( ) 。 15. 邏輯函數(shù)化簡的三種方法，即( )。 16. ( ) 個(gè)變量的卡諾圖是一種由2的n次方個(gè)方格構(gòu)成的圖形。 17. 一個(gè)邏輯函數(shù)可由圖形中若干方格構(gòu)成的區(qū)域來表示，并且這些方格與包含在函數(shù)中的各個(gè)( )相對應(yīng)。 18. 一只四輸入端或非門，使其輸出為1的輸入變量取值組合有( )種。 19. 邏輯函數(shù)化簡的目的是 ( ) 。 20. 常見的化簡方法有( ) 三種。 21. F=

21、A+BC的最小項(xiàng)為( )。 22. 代數(shù)化簡法是運(yùn)用 ( )對邏輯函數(shù)表達(dá)式進(jìn)行化簡。 23. 所謂邏輯上相鄰的最小項(xiàng)是指這樣兩個(gè)乘積項(xiàng)，如果它們都包含( )，則稱這兩個(gè)乘積項(xiàng)是相鄰的。 24. 化簡多輸出函數(shù)的關(guān)鍵是( ) 。 25. ( )和卡諾圖化簡法都可用來化簡多輸出函數(shù)。 26. 對于兩輸入的或非門而言，只有當(dāng)為( )時(shí)輸出為１。 27. 組合邏輯電路在任意時(shí)刻的穩(wěn)定輸出信號取決于（　　　　　）。 28. 全加器是一種實(shí)現(xiàn)（　　　）功能的邏輯電路。 29. 半加器是指兩個(gè)( ) 相加。 30. 組合邏輯電路由(

22、 ) 電路組成。 31. 組合邏輯電路的設(shè)計(jì)過程與 ( )過程相反。 32. 根據(jù)電路輸出端是一個(gè)還是多個(gè)，通常將組合邏輯電路分為 ( )兩類。 33. 設(shè)計(jì)多輸出組合邏輯電路，只有充分考慮( )，才能使電路達(dá)到最簡。 34. 組合邏輯電路中輸出與輸入之間的關(guān)系可以由( ) 來描述。 35. 我們一般將競爭分為：( )兩種。 36. 函數(shù)有（ ）兩種標(biāo)準(zhǔn)表達(dá)式。 37. 使為1的輸入組合有（ ）個(gè)。 38. 時(shí)序邏輯電路按其工作方式不同，又分為（ ）和（ ）。 39. 同步時(shí)序電路的一個(gè)重要組成部分是存

23、儲(chǔ)元件，它通常采用（ ）構(gòu)成。 40. 當(dāng)R=1，S=1時(shí)，基本RS觸發(fā)器的次態(tài)輸出為（ ） 。 41. JK觸發(fā)器的次態(tài)主要與（ ）因素有關(guān)。 42. D觸發(fā)器的次態(tài)主要與（ ）因素有關(guān)。 43. 僅具有清0和置 1功能的觸發(fā)器是（ ）。 44. 僅具有"保持"和"翻轉(zhuǎn)"功能的觸發(fā)器是（ ）。 45. 延遲元件可以是( )，也可以利用( ) 。 46. 一般來說，時(shí)序邏輯電路中所需的觸發(fā)器n與電路狀態(tài)數(shù)N 應(yīng)滿足如下關(guān)系式：（ ）。 47. 由于數(shù)字電路的各種功能是通過( )來實(shí)現(xiàn)的，所以數(shù)字電路又稱為數(shù)字邏輯電路或者邏輯電

24、路。 48. 二進(jìn)制數(shù)1101.1011轉(zhuǎn)換為八進(jìn)制為 ( ) 。 49. 十六進(jìn)制數(shù)F6.A轉(zhuǎn)換成八進(jìn)制數(shù)為 ( ) 。 50. 常見的機(jī)器數(shù)有：（ ）。 三、判斷題 1. “0”的補(bǔ)碼只有一種形式。 2. 奇偶校驗(yàn)碼不但能發(fā)現(xiàn)錯(cuò)誤，而且能糾正錯(cuò)誤。 3. 二進(jìn)制數(shù)0.0011的反碼為0.1100。 4. 邏輯代數(shù)中，若AB = A + B，則有A=B。 5. 根據(jù)反演規(guī)則，邏輯函數(shù)的反函數(shù) 6. 用卡諾圖可判斷出邏輯函數(shù)與邏輯函數(shù)互為反函數(shù)。 7. 若函數(shù)F和函數(shù)G的卡諾圖相同，則函數(shù)和函數(shù)相等。 8. 門電路帶同類門數(shù)量的多少稱為門的扇出數(shù)。

25、 9. 三態(tài)門有三種輸出狀態(tài)（即輸出高電平、輸出低電平和高阻狀態(tài)），分別代表三種不同的邏輯值。 10. 觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)：稱為“1”狀態(tài)，稱為“0”狀態(tài)。 11. 同一邏輯電路用正邏輯描述出的邏輯功能和用負(fù)邏輯描述出的邏輯功能應(yīng)該一致。 12. 對時(shí)鐘控制觸發(fā)器而言，時(shí)鐘脈沖確定觸發(fā)器狀態(tài)何時(shí)轉(zhuǎn)換，輸入信號確定觸發(fā)器狀態(tài)如何轉(zhuǎn)換。 13. 采用主從式結(jié)構(gòu)，或者增加維持阻塞功能，都可解決觸發(fā)器的“空翻”現(xiàn)象。 14. 設(shè)計(jì)包含無關(guān)條件的組合邏輯電路時(shí)，利用無關(guān)最小項(xiàng)的隨意性有利于輸出函數(shù)化簡。 15. 對于多輸出組合邏輯電路，僅將各單個(gè)輸出函數(shù)化為最簡表達(dá)式，不一定能使整體達(dá)到

26、最簡。 16. 組合邏輯電路中的競爭是由邏輯設(shè)計(jì)錯(cuò)誤引起的。 17. 在組合邏輯電路中，由競爭產(chǎn)生的險(xiǎn)象是一種瞬間的錯(cuò)誤現(xiàn)象。 18. 同步時(shí)序邏輯電路中的存儲(chǔ)元件可以是任意類型的觸發(fā)器。 19. 等效狀態(tài)和相容狀態(tài)均具有傳遞性。 20. 最大等效類是指含狀態(tài)數(shù)目最多的等效類。 21. 一個(gè)不完全確定原始狀態(tài)表的各最大相容類之間可能存在相同狀態(tài)。 22. 同步時(shí)序邏輯電路設(shè)計(jì)中，狀態(tài)編碼采用相鄰編碼法是為了消除電路中的競爭。 23. 同步時(shí)序邏輯電路中的無效狀態(tài)是由于狀態(tài)表沒有達(dá)到最簡導(dǎo)致的。 24. 如果一個(gè)時(shí)序邏輯電路中的存儲(chǔ)元件受統(tǒng)一時(shí)鐘信號控制，則屬于同步時(shí)序邏輯電路

27、。 25. 電平異步時(shí)序邏輯電路不允許兩個(gè)或兩個(gè)以上的輸入同時(shí)為1。 26. 電平異步時(shí)序邏輯電路中各反饋回路之間的競爭是由于狀態(tài)編碼引起的。 27. 并行加法器采用超前進(jìn)位的目的是簡化電路結(jié)構(gòu)。 28. 進(jìn)行邏輯設(shè)計(jì)時(shí)，采用PLD器件比采用通用邏輯器件更加靈活方便。 29. 采用串行加法器比采用并行加法器的運(yùn)算速度快。 四、簡答題 1. 與普通代數(shù)相比邏輯代數(shù)有何特點(diǎn)？ 2. 什么是邏輯圖？試述由邏輯函數(shù)畫出邏輯圖的方法？ 3. 邏輯函數(shù)式、真值表和邏輯圖三者之間有什么關(guān)系？ 4. 代數(shù)法化簡主要有哪些步驟？ 5. 卡諾圖在構(gòu)造上有何特點(diǎn)？ 6. 已知函數(shù)的

28、邏輯表達(dá)式怎樣得到它的卡諾圖？ 7. 組合邏輯在結(jié)構(gòu)上有何特點(diǎn)？ 8. 在數(shù)字電路中為什么要采用二進(jìn)制？它有何特點(diǎn)？ 9. 機(jī)器數(shù)與真值有何區(qū)別? 10. 在進(jìn)行邏輯設(shè)計(jì)和分析時(shí)我們怎樣看待無關(guān)項(xiàng)？ 11. 什么叫最小項(xiàng)和最大項(xiàng)?為什么把邏輯函數(shù)的“最小項(xiàng)之和”表達(dá)式及“最大項(xiàng)之積”表達(dá)式稱為邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式? 12. 用代數(shù)化簡法化簡邏輯函數(shù)與用卡諾圖化簡邏輯函數(shù)各有何優(yōu)缺點(diǎn)? 13. 用"或非"門實(shí)現(xiàn)邏輯函數(shù)的步驟主要有哪些？ 14. 為什么要進(jìn)行組合邏輯電路的分析？ 15. 與組合電路相比，時(shí)序電路有何特點(diǎn)？ 16. 什么叫最大相容類? 17. 簡述觸發(fā)器的

29、基本性質(zhì)。 18. 為什么同步時(shí)序電路沒有分為脈沖型同步時(shí)序電路和電平型同步時(shí)序電路？ 19. 異步時(shí)序邏輯電路與同步時(shí)序邏輯電路有哪些主要區(qū)別? 20. 設(shè)[X]補(bǔ)=x0.x1x2x3寫出下列提問的條件： ⑴ 若使X>1/8，問x0，x1，x2，x3應(yīng)滿足什么條件？ ⑵ 若使1/8

30、T4193四位二進(jìn)制同步可逆計(jì)算器構(gòu)造如下圖所示的模14的加法計(jì)數(shù)器。 0010→0011→0100→0101→0110→0111→1000 ↑ ↓ 1111←1110←1101←1100←1011←1010←1001 4. 分析圖中時(shí)序邏輯電路，要求： (1)指出該電路是同步還是異步時(shí)序邏輯電路？屬于Mealy模型還是Moore模型？ (2)作出狀態(tài)表 (3)說明電路邏輯功能 5. 輸入變量中無反變量時(shí)，用與非門實(shí)現(xiàn)下列邏輯函數(shù) F（A，B，C，D

31、）= ∑m（2，3，5，6） 6. 分析下圖給定的組合邏輯電路，寫出輸出P1，P2，P3，P4的邏輯表達(dá)式，并寫出輸出F的邏輯表達(dá)式。 P2 & A C & A B P1 F ≥1 & P3 B & P4 C 7. 由與非門構(gòu)成的某議案表決電路如下圖所示，其中A、B、C、D表示四個(gè)人，同意時(shí)用1表示，Z為1時(shí)表示議案通過。（1）分析電路，列出真值表，說明議案通過情況共有幾種；（2）分析A、B、C、D中誰權(quán)力最大。 8. 已知基本RS觸發(fā)器邏輯圖如下，試填其功能表。 ＆ ＆ S R 9. 用卡諾圖化簡下面函數(shù)求出它的最簡與或表達(dá)式。 10. 下圖中設(shè)初態(tài)，試分析該電路。 11. 設(shè)計(jì)一個(gè)組合電路，用來判斷輸入的四位8421BCD碼A，B，C，D當(dāng)其值大于或等于5時(shí)，輸出為1，反之輸出為0。 12. 用代數(shù)法證明等式 13. 試用T觸發(fā)器和門電路構(gòu)成時(shí)鐘控制觸發(fā)器。 14. 設(shè)計(jì)一個(gè)組合邏輯電路，該電路輸入端接收兩個(gè)兩位無符號二進(jìn)制數(shù)和，當(dāng)時(shí)，輸出F為1，否則F為0。試用合適的邏輯門構(gòu)造出最簡電路。