《《數(shù)字邏輯》課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告數(shù)字式搶答器》由會員分享，可在線閱讀，更多相關(guān)《《數(shù)字邏輯》課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告數(shù)字式搶答器（21頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、 《數(shù)字邏輯》課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告 選題：數(shù)字式搶答器 指導(dǎo)教師： 姓 名： 學(xué) 號： 專 業(yè)：物聯(lián)網(wǎng)工程 班 級：物131 目錄 課題：數(shù)字式搶答器 3 一、設(shè)計(jì)說明 3 二、任務(wù)和要求 3 1、設(shè)計(jì)要求 3 2、采用的器件： 4 三、設(shè)計(jì)思想、 4 1、電路結(jié)構(gòu) 4 2、輸入、輸出信號特征 4 3、主要技術(shù)性能指標(biāo) 5 四、設(shè)計(jì)步驟： 5 1、啟動電路： 5 2、鎖存電路： 6

2、 3、判斷電路： 7 4、席位驅(qū)動電路： 7 5、計(jì)時(shí)電路： 8 6、動態(tài)掃描譯碼電路： 9 7、復(fù)位電路： 11 8、分頻器： 12 9、搶答電路 14 10、時(shí)序控制電路設(shè)計(jì) 15 五、模擬結(jié)果及分析： 17 1、總模擬結(jié)果軟件仿真顯示： 17 定時(shí)電路的仿真 18 2、電路工作原理： 19 六、心得體會： 20 七、參考文獻(xiàn) 21 21 課題：數(shù)字式搶答器 一、設(shè)計(jì)說明 在進(jìn)行智力競賽搶答時(shí)，需要參賽者分成若干組進(jìn)行搶答，究竟是誰先誰后單憑主持人的眼睛是很難判斷的；在提問或回答時(shí)，往往都要有時(shí)間限制；另外，犯規(guī)要發(fā)出一種特殊的信號，以便主持

3、人看得清、聽得到。要完成上述功能，需要一種“搶答器”。 二、任務(wù)和要求 1、設(shè)計(jì)要求 （1）搶答開始后，搶答器能準(zhǔn)確地判斷出搶先者。并發(fā)出聲光報(bào)警，3秒后自動熄滅。 （2）搶答器具有互鎖功能，某組搶答后能自動封鎖其他各組的搶答信號。 （3）搶答具有限時(shí)功能。顯示檔次分別為5s、10s、15s，時(shí)間到時(shí)發(fā)出聲響，同時(shí)，時(shí)間要用數(shù)碼管顯示出來。 （4）搶答者犯規(guī)或違章（主持人未說“開始搶答”時(shí)，參賽者搶先按鈕）時(shí)，應(yīng)自動發(fā)出警告信號，以指示燈閃為標(biāo)志。 （5）系統(tǒng)應(yīng)具有一個(gè)總復(fù)位開關(guān)。 2、采用的器件： 74273，74160，74244，74LS148等，相應(yīng)的門器件；m

4、axplus2軟件；EDA-V實(shí)驗(yàn)箱（實(shí)驗(yàn)箱上有可調(diào)數(shù)字信號源和蜂鳴器）等。 三、設(shè)計(jì)思想、 1、電路結(jié)構(gòu) 根據(jù)總體設(shè)計(jì)方案，將智力競賽搶答器劃分成四個(gè)子系統(tǒng)和一個(gè)控制器。輸入子系統(tǒng)由搶答鍵和鎖存電路組成；時(shí)間顯示子系統(tǒng)由計(jì)時(shí)電路、動態(tài)掃描譯碼電路和LED數(shù)碼管組成；席位指示子系統(tǒng)由席位燈驅(qū)動電路、發(fā)光二極管組成；時(shí)鐘子系統(tǒng)由時(shí)鐘信號源、分頻器組成；控制器由啟動鍵、啟動電路、判斷電路和復(fù)位電路組成。 2、輸入、輸出信號特征 智力競賽搶答器的輸入信號是由啟動鍵和搶答鍵產(chǎn)生。啟動鍵和搶答鍵可產(chǎn)生短暫的單步脈沖信號。輸出信號是席位指示燈驅(qū)動信號和LED數(shù)碼管驅(qū)動信號。前者

5、高電平有效，后者低電平有效。 3、主要技術(shù)性能指標(biāo) （1）選手席位數(shù)量：設(shè)定為8個(gè) （2）席位指示燈：LED發(fā)光二極管。正常搶答時(shí)燈亮，犯規(guī)搶答時(shí)燈閃，情況人為設(shè)定。 （3）搶答時(shí)間范圍：0s~30s （4）時(shí)間顯示方式：LED數(shù)碼管，兩位，共陰極，動態(tài)掃描。 （5）搶答速度識別時(shí)間：0.001s （6）按鍵鎖定方式：自動 （7）復(fù)位方式：自動，延遲時(shí)間設(shè)定為9s 四、設(shè)計(jì)步驟： 1、啟動電路： 啟動電路由D觸發(fā)器和與門組成。主持人按下啟動鍵時(shí)，從START端輸入一個(gè)脈沖，D觸發(fā)器被置成1狀態(tài)，即Q=1，表示選手可以搶答，同時(shí)計(jì)時(shí)電路開始計(jì)數(shù)，若主持人未按下啟動鍵就

6、有選手搶答，F(xiàn)=1，表示搶答犯規(guī)，經(jīng)反相后時(shí)候使S=0，啟動電路處于保持狀態(tài)，再按啟動鍵無效。/CLRN為清零端，與復(fù)位電路輸出端/END9連接，低電平有效。 電路圖如下所示： 2、鎖存電路： 由74273和與門組成。D1~D8與搶答鍵電路輸出端連接，輸出端Q1~Q8與席位燈驅(qū)動電路連接。S連接判斷電路輸出端/OFF。沒有搶答，OFF=1，S=1，74273工作在置數(shù)狀態(tài)。D1~D8對應(yīng)的有一個(gè)為1，在CLK作用下，被置入觸發(fā)器。OFF=0，74273處于保持狀態(tài)。時(shí)鐘信號頻率為1HZ，搶答速度識別為1/1000。低電平有效。 電路圖如下： 3、判斷電路：

7、 判斷電路由若干個(gè)門電路組成。輸出端D1~D8與鎖存電路端輸出端Q1~Q8連接。使能端S連接啟動電路輸出端Q。Q=1時(shí)，S=Q=1.若D1~D8中有1狀態(tài)，則T=1，F(xiàn)=0，表示被鎖存的信號是搶答信號。T=1，計(jì)時(shí)電路停止計(jì)數(shù)；Q=0時(shí)，S=0，若D1~D8中有1狀態(tài)，則T=0，F(xiàn)=1 ，表示被鎖存的信號是犯規(guī)信號。T=1或F=1輸出端/OFF狀態(tài)均為0，使鎖存電路處于保持狀態(tài)，而此時(shí)復(fù)位電路則為計(jì)數(shù)狀態(tài)。 電路圖如下： 4、席位驅(qū)動電路： 由若干與門和或門組成。A1~A8與鎖存電路Q1~Q8相連。L1~L8與8個(gè)二極管連接。CLK接入1HZ的時(shí)鐘信號。T=1,S1=1, A1~A

8、8中有一個(gè)輸入為1，對應(yīng)的輸出狀態(tài)也是1，發(fā)光二極管亮；F=1，S2=1，狀態(tài)為1的輸入端所對應(yīng)的輸出端輸出1HZ的時(shí)鐘信號，發(fā)光二極管閃爍。 電路圖如下： 5、計(jì)時(shí)電路： 兩片74160連接成一個(gè)同步三十進(jìn)制加法計(jì)數(shù)器，輸出端與動態(tài)掃描譯碼電路連接。使能端S,STOP和/CLRN分別連接啟動電路輸出端Q、判斷電路輸出端T和復(fù)位電路輸出端/END9。按下啟動鍵時(shí)，Q=1，T=0，/END9=1，則S=Q=1，STOP=T=0，/CLRN=/END9=1，電路處于計(jì)數(shù)狀態(tài)，對CLK端輸入的1HZ 時(shí)鐘信號進(jìn)行計(jì)數(shù)，Q6~Q1端依次輸出000000（00）~110000（30）

9、。計(jì)數(shù)到110000（30s）時(shí)，END30端狀態(tài)由0跳變?yōu)?，電路進(jìn)入保持狀態(tài)，同時(shí)啟動復(fù)位電路。若在計(jì)數(shù)過程中有選手搶答，則T=1，STOP=T=1，計(jì)時(shí)電路停止計(jì)數(shù)，進(jìn)入保持狀態(tài)。/CLRN為清零端，與復(fù)位電路輸出端/END9連接，低電平有效。 電路圖如下所示： 6、動態(tài)掃描譯碼電路： 由74244和DEL(自定義)組成，輸入端D1~D 6與計(jì)時(shí)電路輸出端Q6~Q1連接，輸出端QA~QG與兩個(gè)七段LED數(shù)碼管陰極連接，E1、E2分別與秒個(gè)位和秒十位數(shù)碼管的陽極連接。74244輸出由CLk輸入的1HZ時(shí)鐘信號控制，低電平輸出高4位數(shù)據(jù)，高電平輸出低4位數(shù)據(jù)，并經(jīng)DEL進(jìn)行譯碼，驅(qū)

10、動兩個(gè)數(shù)碼管顯示00~30s。主要代碼： ( num[3..0]:INPUT; a,b,c,d,e,f,g:OUTPUT; ) BEGIN TABLE num[3..0]=>a,b,c,d,e,f,g; H"0"=>1,1,1,1,1,1,0; H"1"=>0,1,1,0,0,0,0; H"2"=>1,1,0,1,1,0,1; H"3"=>1,1,1,1,0,0,1; H"4"=>0,1,1,0,0,1,1; H"5"=>1,0,1,1,0,1,1; H"6"=>1,0,1,1,1,1,1; H"7"=>1,1,1,0,0,0,0; H"8"=>1,1,

11、1,1,1,1,1; H"9"=>1,1,1,1,0,1,1; H"A"=>1,1,1,0,1,1,1; H"B"=>0,0,1,1,1,1,1; H"C"=>1,0,0,1,1,1,0; H"D"=>0,1,1,1,1,0,1; H"E"=>1,0,0,1,1,1,1; H"F"=>1,0,0,0,1,1,1; END TABLE; END; 電路圖如下： 7、復(fù)位電路： 74160接成一個(gè)同步九進(jìn)制加法計(jì)數(shù)器。電路的工作狀態(tài)由判斷電路輸出端輸出端T,F和計(jì)時(shí)電路輸出端END9控制。這三個(gè)輸出端的狀態(tài)只要有一個(gè)為1，使/CLRN=1，電路對CLK 端輸入的

12、1HZ時(shí)鐘信號計(jì)數(shù)。第九個(gè)脈沖到達(dá)時(shí)，輸出端/END9狀態(tài)由1變?yōu)?，用其將啟動電路、鎖存電路和計(jì)時(shí)電路復(fù)位。若T,F和END9的狀態(tài)全為0，/CLRN=0，電路復(fù)位，不工作。電路圖如下所示： 8、分頻器： 通過分頻器將頻率分為1HZ和1KHZ兩種。 主要代碼： module fdiv(clk,clk1khz,clk1hz); input clk; output clk1khz,clk1hz; reg clk1khz,clk1hz; integer cnt1 ; integer cnt2 ; always @(posedge clk) begin //if(ct1

13、<9999) if(cnt1<19) begin cnt1 = cnt1 + 1;clk1khz<=1b0; end else begin cnt1 = 0;clk1khz<= 1b1; end end always @(posedge clk1khz) begin //if(cnt2<999) if(cnt2<9) begin cnt2 = cnt2 + 1;clk1hz<= 1b0; end else begin cnt2 = 0;clk1hz<= 1b1; e

14、nd end endmodule 電路圖如下： 9、搶答電路 此部分電路主要完成的功能是實(shí)現(xiàn)8路選手搶答并進(jìn)行鎖存，同時(shí)有相應(yīng)發(fā)光二極管點(diǎn)亮和數(shù)碼顯示。 使用優(yōu)先編碼器 74LS148 和鎖存器 74LS297 來完成。該電路主要完成兩個(gè)功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時(shí)譯碼顯示電路顯示編號（顯示電路采用七段數(shù)字?jǐn)?shù)碼顯示管）；二是禁止其他選手按鍵，其按鍵操作無效。工作過程：開關(guān)S 置于"清除"端時(shí)，RS 觸發(fā)器的 R、S 端均為0，4 個(gè)觸發(fā)器輸出置0，使74LS148 的優(yōu)先編碼工作標(biāo)志端＝ 0，使之處于工作狀態(tài)。當(dāng)開關(guān)S 置于

15、"開始"時(shí)，搶答器處于等待工作狀態(tài)，當(dāng)有選手將搶答按鍵按下時(shí)（如按下S5），74LS148 的輸出經(jīng)RS 鎖存后，CTR=1,RBO =1, 七段顯示電路74LS48 處于工作狀態(tài)，4Q3Q2Q=101,經(jīng)譯碼顯示為“5”。此外，CTR ＝1，使74LS148 優(yōu)先編碼工作標(biāo)志端＝１，處于禁止?fàn)顟B(tài)，封鎖其他按鍵的輸入。當(dāng)按鍵松開即按下時(shí)，74LS148 的 此時(shí)由于仍為CTR＝1，使優(yōu)先編碼工作標(biāo)志端＝1， 5 所以74LS148 仍處于禁止?fàn)顟B(tài)，確保不會出二次按鍵時(shí)輸入信號，保證了搶答者的優(yōu)先性。只要有一組選手先按下?lián)尨鹌?，就會將編碼器鎖死，不再對其他組進(jìn)行編碼。通過74LS48譯碼器使搶答

16、組別數(shù)字顯示0-7。如有再次搶答需由主持人將S 開關(guān)重新置“清除”然后再進(jìn)行下一輪搶答。 原理圖如下： 10、時(shí)序控制電路設(shè)計(jì) 時(shí)序控制電路是搶答器設(shè)計(jì)的關(guān)鍵，它要完成以下三項(xiàng)功能。 （1） 主持人將控制開關(guān)撥到“開始”位置時(shí)，搶答電路和定時(shí)電路進(jìn)入正常搶答工作狀態(tài)。 （2）當(dāng)參賽選手按動搶答按鍵時(shí)，搶答電路和定時(shí)電路停止工作。 （3）當(dāng)設(shè)定的搶答時(shí)間到，無人搶答時(shí)，鎖定電路，定時(shí)和定時(shí)電路停止工作。 9、 總電路圖： 五、模擬結(jié)果及分析： 1、總模擬結(jié)果軟件仿真顯示： 搶答電路的仿真 第7路搶答器搶答后的顯示，同時(shí)發(fā)光二極管指示燈發(fā)

17、光，如下圖： 定時(shí)電路的仿真 倒計(jì)時(shí)開始后開始計(jì)數(shù)，同時(shí)倒計(jì)時(shí)指示燈亮直到倒數(shù)到0秒熄滅，如下圖： 2、電路工作原理： 主持人按下啟動鍵后，啟動電路輸出信號Q為高電平，計(jì)時(shí)電路開始對1HZ時(shí)鐘信號進(jìn)行計(jì)數(shù)，經(jīng)過譯碼后顯示計(jì)時(shí)時(shí)間（00s~30s）。當(dāng)某選手按下?lián)尨疰I時(shí)（高電平有效），該信號被鎖存電路保存起來，并經(jīng)過席位燈驅(qū)動電路輸出高電平，對應(yīng)的發(fā)光二極管亮，表示正常搶答。同時(shí)，判斷電路輸出信號T為高電平，使計(jì)時(shí)電路停止計(jì)數(shù)，鎖存電路處于保持狀態(tài)，其他各組選手再按鍵無效。若沒有選手按下?lián)尨疰I，計(jì)時(shí)到30s時(shí)，計(jì)時(shí)自動停止，輸出信號END30為高電平；如果啟動鍵未按下

18、，某選手就按下?lián)尨疰I，鎖存電路將該信號保存，并經(jīng)過席位燈驅(qū)動電路輸出1HZ時(shí)鐘信號，對應(yīng)的發(fā)光二極管閃爍，表示搶答犯規(guī)，同時(shí)判斷電路輸出信號F為高電平，使鎖存電路、啟動電路處于保持狀態(tài)，再按搶答鍵、啟動鍵無效。 復(fù)位電路工作狀態(tài)由判斷電路和計(jì)時(shí)電路控制。當(dāng)輸出信號T，F(xiàn)或END30有一個(gè)為高電平時(shí)，電路處于計(jì)時(shí)狀態(tài)，經(jīng)過9s延時(shí)，/END9端輸出一個(gè)低電平信號，將啟動電路、鎖存電路和計(jì)時(shí)電路復(fù)位。分頻器可將時(shí)鐘信號源輸出的高頻率時(shí)鐘信號分頻為1HZ和1KHZ時(shí)鐘信號，1HZ時(shí)鐘信號用于計(jì)時(shí)和席位閃爍，1KHZ時(shí)鐘信號用于動態(tài)掃描譯碼控制和搶答速度識別。 六、心得體會： 數(shù)字式搶答器是我們

19、第一次接觸計(jì)算機(jī)硬件自己設(shè)計(jì)的數(shù)字系統(tǒng)，將理論應(yīng)用到實(shí)踐中，經(jīng)歷了從茫然到查閱資料最終豁然開朗的過程。搶答器主要包括了74160等譯碼器，自定義的分頻器以及del和門器件組成，考慮了在搶答過程中遵守規(guī)則或者犯規(guī)，而且當(dāng)有選手答題時(shí)，再搶答則對應(yīng)的燈就不會亮。放過任何一個(gè)細(xì)節(jié)，數(shù)字邏輯電路圖做到分毫不差才能仿真出想要的結(jié)果！經(jīng)過此次課程設(shè)計(jì)，對本門課課程設(shè)計(jì)有了進(jìn)一步的了解，對MAX+plus軟件的使用有了更好的認(rèn)識，更好的鍛煉了動手能力，更好的了解了EDA-V實(shí)驗(yàn)箱的功能。這對我們之后的技術(shù)學(xué)習(xí)生活都有很大的幫助。 七、參考文獻(xiàn) 【1】徐志軍等編著，CPLD/FPGA的開發(fā)與應(yīng)用，電子工業(yè)出版社，2002年1月第一版 【2】廖裕評等編著，CPLD數(shù)字電路設(shè)計(jì)—使用Max+PlusII入門篇，清華大學(xué)出版社，2001年10月第一版 【3】 崔葛瑾.數(shù)字電路實(shí)驗(yàn)基礎(chǔ)[M].同濟(jì)大學(xué)出版社,2005 【4】呂思忠、施齊云.數(shù)字電路實(shí)驗(yàn)與課程設(shè)計(jì)[M].哈爾濱工程大學(xué)出版社,2001年