《《數(shù)字電路與數(shù)字邏輯》練習(xí)題》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字電路與數(shù)字邏輯》練習(xí)題（13頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、數(shù)字電路與數(shù)字邏輯練習(xí)題一、填空1將下列二進(jìn)制數(shù)轉(zhuǎn)為十進(jìn)制數(shù)(1001011)B=()D(11.011)B=()D2將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、原碼、反碼和補(bǔ)碼成最簡(jiǎn)與或式的形式AB AC BC =(其反函數(shù)F是_。(+122)=()真值=(原碼)反碼=(補(bǔ)碼3.把下列4個(gè)不同數(shù)制的數(shù)(376.125)D、(110000)B、(17A)H、(67)0(按從大到小的次)()()。將下列各式變換4.將下列二進(jìn)制數(shù)轉(zhuǎn)為十進(jìn)制數(shù)(101000)B=(D5.將下列十進(jìn)制數(shù)轉(zhuǎn)為二進(jìn)制數(shù)，(0.8125)=(H(254.25)=(H6.將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、=(

2、)真值=(=()反碼=(=()真值=(=()反碼=(+125)(42)7.邏輯函數(shù)(11.0101)B八進(jìn)制數(shù)和十六進(jìn)制數(shù)B=(原碼、反碼和補(bǔ)碼)原碼補(bǔ)碼原碼補(bǔ)碼F = AB CD AC 的對(duì)偶函數(shù)F是兩個(gè)最大項(xiàng)8.當(dāng)i = j時(shí)，同一邏輯函數(shù)的最小項(xiàng) mjmjM j + M j =_ 。9.（43.5）10=（_ ）2=（_）16。10._n個(gè)輸入端的二進(jìn)制譯碼器，共有_ 輸出端，對(duì)于每一組輸入代碼，將有_ 輸出端具有有效電平。11.將下列二進(jìn)制數(shù)轉(zhuǎn)為十進(jìn)制數(shù)（1010001）B =（）D（11. 101）B =（）D12. 將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、原碼、反碼和補(bǔ)碼（

3、+254.25 ）=（）真值=（）原碼=（）反碼=（）補(bǔ)碼13. 把下列 4 個(gè)不同數(shù)制的數(shù)（76.125）D、（27A）H、（10110）B、（67）0 按從大到小的次序排列（） （）（）（）。14. 對(duì)于 D 觸發(fā)器，欲使 Qn+仁 Qn 輸入 D=（）,對(duì)于 T 觸發(fā)器，欲使 Qn+仁 Qn 輸入 T=（ ）15. 一個(gè) 512*8 位的 ROM 芯片，地址線為（）條，數(shù)據(jù)線為（）條。16. 對(duì) 32 個(gè)地址進(jìn)行譯碼，需要（）片 74138 譯碼器。17. 存儲(chǔ)器起始地址為全0, 256K*32 的存儲(chǔ)系統(tǒng)的最高地址為（）。18. 將下列各式變換成最簡(jiǎn)與或式的形式（ ）（ ）（ ）19五

4、級(jí)觸發(fā)器的進(jìn)位模數(shù)最大為（）進(jìn)制。20. 十進(jìn)制數(shù)（78.25 ） 10 轉(zhuǎn)換成十六進(jìn)制數(shù)是（），轉(zhuǎn)換成二進(jìn)制數(shù)是（），轉(zhuǎn)換成八進(jìn)制數(shù)是（），轉(zhuǎn)換成 8421BCD 碼為（）。21. 將二進(jìn)制 1100110 轉(zhuǎn)換成余 3 碼為（），轉(zhuǎn)換成格雷碼為（）。22. 設(shè)真值 X= 0101，則 X 的原碼為（），反碼為（），補(bǔ)碼為（）。23. 卡諾圖是（）的一種特殊形式。利用卡諾圖法花劍邏輯函數(shù)比（）法更容易得到簡(jiǎn)化的邏輯函數(shù)表達(dá)式。24. 函數(shù) L=AC+BC 勺對(duì)偶式為：（）。25. 一個(gè) 1024*16 位的 ROM 芯片，地址線為（）位，數(shù)據(jù)線為（）位。26. 對(duì)于 JK 觸發(fā)器，若 J=K

5、，可完成（）觸發(fā)器的邏輯功能。27. 組合邏輯電路中部包含存儲(chǔ)信號(hào)的（）元件，它一般是由各種（）組合而成的。28. 對(duì) 64 個(gè)地址進(jìn)行譯碼，需要（）片 74138 譯碼器。29. AB+AC 化成最小項(xiàng)的形式為（）。30. 將變換成或非的形式為（）。31. 數(shù)制轉(zhuǎn)換（6.3125）10=（）2（1101.1101）2=（ ）1032. 將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、原碼、反碼和補(bǔ)碼(+11/32)=()真值=（)原碼=()反碼=（)補(bǔ)碼(-15/64)=()真值=（)原碼=()反碼=（)補(bǔ)碼33.把下列 3 個(gè)數(shù)(76.125)D、(27A)H、(67)0 按從大到小的次序

6、排列 ( )( )( )34. 已知二進(jìn)制數(shù) 1100101，將其轉(zhuǎn)換成格雷碼為()。35. 已知格雷碼編碼為1100101，將其轉(zhuǎn)換成二進(jìn)制數(shù)為()。26將下列二進(jìn)制數(shù)轉(zhuǎn)為十進(jìn)制數(shù)(101001) B =() D(110. 1001) B =() D36. 將下列十進(jìn)制數(shù)轉(zhuǎn)為二進(jìn)制數(shù)，八進(jìn)制數(shù)和十六進(jìn)制數(shù)(51) =() B =() O =() H(5. 3125) =() B =() O =() H37. 將下列有符號(hào)的十進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)真值、原碼、反碼和補(bǔ)碼(+104)=()真值=()原碼=()反碼=()補(bǔ)碼(39)=()真值=()原碼=()反碼=()補(bǔ)碼38. 將下列各式變換

7、成最簡(jiǎn)與或式的形式A +B =A + A B =A + A B =(A + B ) (A + C )=二、選擇題1.001)等值的十六進(jìn)制數(shù)學(xué)是()。(A)337.2(B)637.2(C)1467.1(D)c37.42.是 8421BCD 碼的是()(A)1010(B)0101(C)1100(D)11113 .和二進(jìn)制碼 1100 對(duì)應(yīng)的格雷碼是()(A)0011(B)1100(C)1010(D)01014.如右圖，電路實(shí)現(xiàn)的邏輯功能F=()(A)AB (B)0 (C)A+B (D)15.TTL 電路中，高電平VH的標(biāo)稱值是()(A)0.3V(B)2.4V(C)3.6V(D)5V6.和邏輯式A

8、 ABC相等的式子是()7.若干個(gè)具有三態(tài)輸出的電路輸出端接到一點(diǎn)工作時(shí)，必須保證()(A) 任何時(shí)候最多只能有一個(gè)電路處于三態(tài)，其余應(yīng)處于工作態(tài)。(B) 任何時(shí)候最多只能有一個(gè)電路處于工作態(tài)，其余應(yīng)處于三態(tài)。(C)任何時(shí)候至少要有兩個(gè)或三個(gè)以上電路處于工作態(tài)。(D)以上說法都不正確。8.A+B+C+A+AB=()(A)ABC (B)1+BC(C)A(D)A BC(A)A (B)A(C) 1 (D)A+B+C9.下列等式不成立的是()(A)A AB = A B(B)(A+B)(A+C)=A+BC(D)AB AB AB AB =110.F(A,B, C) =m(0,1,2,3,4,5,6),則F

9、=()(C) AB+AC+BC=AB+BC(A)ABC (B)A+B+C (C)A B C(D)ABC三、簡(jiǎn)答1寫岀函數(shù)尸的反函數(shù)歹，并將戸化為最簡(jiǎn)與或式;F = AB+C + AB(8 分)2、（ 1）化簡(jiǎn)下面的式子（6 分）（2）分析此組合邏輯電路的邏輯功能（7 分）3、 分析以下電路，說明電路功能。（10 分）4. 分析以下電路，說明電路功能。（10 分）四、化簡(jiǎn)題1將邏輯函數(shù) F = BCD AB - ABCD BC 轉(zhuǎn)化為最小項(xiàng)表達(dá)式2卡諾圖法化簡(jiǎn)邏輯函數(shù) F（A, B,C,D）二 ABCD ABCD ACD AD。3.將圖示波形作用在維持阻塞JK觸發(fā)器上，試畫出觸發(fā)器Q端的工作波形

10、（設(shè)初態(tài) Q二 0 ）。CP五、組合邏輯設(shè)計(jì)題1.3-8譯碼器的各輸入端的連接情況及第六腳輸 形如下圖所示_Q _1試畫出輸出 Y0,丫丫3,丫4,丫5引腳的波形。（10分）。2.在舉重比賽中，有甲、乙、丙三位裁判，其中甲為主裁判，當(dāng)兩位或兩位以上裁判（其中必須包括甲裁判在內(nèi)）認(rèn)為運(yùn)動(dòng)員上舉合格，才可發(fā)出合格信號(hào)，試用3-8譯碼器和邏輯門設(shè)計(jì)上述要求的組合邏輯電路。（10分）3設(shè)計(jì)一個(gè)組合邏輯電路，其功能是將8-4-2-1 BCD 碼轉(zhuǎn)換成余 3 碼，門電路不限。畫出真值表并寫出相應(yīng)的邏輯表達(dá)式即可。(注：余 3 碼=BCD 碼 +0011) (12 分)4.設(shè)計(jì)一個(gè)四位格雷碼變二進(jìn)制數(shù)的轉(zhuǎn)換

11、電路，推出相應(yīng)的邏輯表達(dá)式即可（12 分）5.（6分）用74LS151（8選一數(shù)據(jù)選擇器）實(shí)現(xiàn)三人表決電路（即三人表決一 件事，按照少數(shù)服從多數(shù)的原則）。6.設(shè)計(jì)一個(gè)組合電路， 用來判斷輸入的四位8421BCD碼A，B，C，D當(dāng)其值 大于或等于5時(shí)，輸出為1,反之輸出為0。寫出邏輯表達(dá)式即可六、組合電路分析題1.已知邏輯電路如下圖所示，分析該電路的功能2、分析下圖組合邏輯電路功能。（10分）3.已知電路如圖所示。（其中，觸發(fā)器為上升沿觸發(fā)的邊沿型D 觸發(fā)器。）（1 ）寫出狀態(tài)方程；（2 ）畫出電路的狀態(tài)轉(zhuǎn)換圖（3）根據(jù)狀態(tài)轉(zhuǎn)換圖，說出電路的邏輯功能，檢查電路能否自啟動(dòng)。（18 分）4 .試分析

12、如下電路，寫出F 的表達(dá)式。（10 分）5 分析下圖，寫出 F 的表達(dá)式。（15 分）6.下圖中設(shè)初態(tài) QDQCQBQA000，試分析該電路。（15分）數(shù)字電路與數(shù)字邏輯練習(xí)題一、填空題1.(11.001)2=()16=()10(-1101) 2=(）原碼=（）補(bǔ)碼(75)10=()8421BCD(）余3碼2.觸發(fā)器有 個(gè)觸發(fā)器。個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要3.米利型時(shí)序電路輸出信號(hào)與和有關(guān),沒有輸入變量的時(shí)序電路又稱型電路。4.如果某計(jì)數(shù)器中的觸發(fā)器不是同時(shí)翻轉(zhuǎn)，這種計(jì)數(shù)器稱為 _計(jì)數(shù)器，n進(jìn)制計(jì)數(shù)器中的n表示計(jì)數(shù)器的_，最大計(jì)數(shù)值是_ 。5.A/D轉(zhuǎn)換的基本步驟是 _、_、_、_四個(gè)步驟。

13、6.半導(dǎo)體存儲(chǔ)器從存，取功能上可以分為 _ 和_。二、單項(xiàng)選擇題1.在下列（）輸入情況下，與非運(yùn)算的結(jié)果等于邏輯0。1全部輸入0僅有一端輸入0全部輸入1 僅有一端輸入12.下列器件中，屬于組合邏輯電路的是（）計(jì)數(shù)器和全加器寄存器和比較器計(jì)數(shù)器和寄存器全加器和比較器3.一個(gè)8421BCD碼計(jì)數(shù)器，至少需要（ ）個(gè)觸發(fā)器345104.一個(gè)16選一數(shù)據(jù)選擇器， 其地址輸入端有（）個(gè)1245.不符合常用邏輯關(guān)系的說法是（有0出0,全1出1有1出1,全0出06.將JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器，其轉(zhuǎn)換電路中的虛線框處應(yīng)是（1與非門2異或門3連接線8）。有0出1,全1出0有0出0,有1出14非門三、判斷題1.一

14、個(gè)邏輯函數(shù)的對(duì)偶式只是將邏輯函數(shù)中的原變量換成反變量，反變量換成原變量。一|2 卡諾圖方格中 1 所對(duì)應(yīng)的最小項(xiàng)之和組成原函數(shù)。3.維持阻塞 D 觸發(fā)器克服了空翻。4 雙向移位寄存器電路中沒有組合邏輯電路。5 集電極開路門有高電平、低電平、高阻等狀態(tài)。6 鎖存器是克服了空翻的寄存器。7 或非門組成的 RS 觸發(fā)器的約束條件是 RS=0。&觸發(fā)器的輸出是現(xiàn)態(tài)函數(shù)。9 編碼器可以構(gòu)成函數(shù)發(fā)生器。10、 邏輯函數(shù)化簡(jiǎn)后的結(jié)果是唯一的。11、四、計(jì)算題1 集成電路定時(shí)器55555 5構(gòu)成的定時(shí)電路和輸入波形 V Vi i如圖所示， 已知輸入波形 V V1 1的 周期為T1=500msT1=500ms。

15、（ 1 1）請(qǐng)說明該電路組成什么功能的脈沖電路？ （ 2 2）試畫出所對(duì)應(yīng) 的輸出電壓 VoVo 的工作波形。（3 3）求出暫穩(wěn)寬度 twtw 和輸出波形的周期。（8 8 分）五、簡(jiǎn)答題：（8分）2.試用2片64X8位的RAM組成128X8位的存儲(chǔ)器。（8分）3.用74LS138（3-8譯碼器）和與非門組合實(shí)現(xiàn)邏輯函數(shù) F（A,B,C）二為 m（1,2,4,7）的組合邏輯電路，并說明功能。4組合邏輯電路如圖，試寫出F的最簡(jiǎn)表達(dá)式，并說明功能A -六、畫圖題4. 如題下圖所示的電路和波形，試畫出Q 端的波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0b5. F（A，B，C, D）=Em（0，2，5，7，8，10

16、，13，15）6. 用 74LS138 設(shè)計(jì)一個(gè)電路實(shí)現(xiàn)函數(shù)F = AB+ B C （10 分）七、分析題2. 分析下面的電路圖，畫出其狀態(tài)表和狀態(tài)圖，并說明電路的功能3. 分析下面的電路圖，說明其功能4. 分析下面的電路圖，畫出其狀態(tài)表。1. 用兩個(gè) 74LS138 設(shè)計(jì)二2. 下降沿觸發(fā)的主從 RS 觸發(fā)器輸丿 觸發(fā)器初態(tài)為 0）3.上升沿觸發(fā)的維持 1 阻塞 D 觸發(fā)器輸入,形。（設(shè)觸發(fā)器初態(tài)為 0）4-16 的譯碼器。:信號(hào)波形如下圖所示,請(qǐng)畫出輸出端 Q 的對(duì)應(yīng)波形。（設(shè)信號(hào)波形如下圖所示，請(qǐng)畫出輸出端Q 的對(duì)應(yīng)波八、設(shè)計(jì)題1、試用正邊沿JK觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序電路，其狀態(tài)轉(zhuǎn)換圖如

17、圖所示。（10分）2用 D 觸發(fā)器設(shè)計(jì)一個(gè)“ 0011”序列檢測(cè)器，要求用一個(gè)輸出信號(hào)來表示檢測(cè)結(jié)果。（20分）3 .試設(shè)計(jì)一個(gè) 8421BCD 碼的檢碼電路。要求當(dāng)輸入量DCB 髯 2 或7 時(shí)，電路輸出 F 為高判定有無自啟動(dòng)特點(diǎn)。（設(shè)初態(tài) Q2Q1Q0=000）8. 試用 74161 設(shè)計(jì)一個(gè)同步十進(jìn)制計(jì)數(shù)器，要求采用兩種不同的方法。（10 分）9. 試設(shè)計(jì)一個(gè) 4 輸入、4 輸出邏輯電路。當(dāng)控制信號(hào)C=0 時(shí)，輸出狀態(tài)與輸人狀態(tài)相反；當(dāng)C=1 時(shí)輸出狀態(tài)與輸入狀態(tài)相同。（10 分）10. 用 D 觸發(fā)器設(shè)計(jì)一個(gè)模 6 計(jì)數(shù)器寫出表達(dá)式即可。（10 分）11 用 D 觸發(fā)器設(shè)計(jì)一個(gè)“ 1

18、001 ”序列檢測(cè)器，要求用一個(gè)輸出信號(hào)來表示檢測(cè)結(jié)果寫出表達(dá)式即可。（20 分）12. 試用正邊沿 D 觸發(fā)器設(shè)計(jì)一個(gè) 1100 序列檢測(cè)器，它有一個(gè)輸入端和一個(gè)輸出端，寫出輸出方程和驅(qū)動(dòng)方程即可。13. 設(shè)計(jì)一個(gè)帶控制端的組合邏輯電路，控制端X=0 時(shí)，實(shí)現(xiàn) F=A+B 控制端 X=1 時(shí)，實(shí)現(xiàn)，請(qǐng)用 74LS138 和必要的門電路實(shí)現(xiàn)。（10 分）14. 畫出符合以下關(guān)系的010 序列檢測(cè)器的狀態(tài)轉(zhuǎn)換圖，X 為序列輸入，Z 為檢測(cè)輸出。（10分）Z: 000100010015. 設(shè)計(jì)一個(gè)同步四進(jìn)制加法計(jì)數(shù)器，用 D 觸發(fā)器。（15 分）16. 設(shè)計(jì)一個(gè)余 3 碼轉(zhuǎn)換成 8421 碼的轉(zhuǎn)換

19、電路寫出表達(dá)式即可。YAi四選一S-Ao)2 Di Do11 1-Yo Yi Yz Y3Yo Yi YzYJAo At SAoAIS電平，否則為低電平。用與非門設(shè)計(jì)該電路，寫出4分析下圖所示的各邏輯電路，分別寫出圖（ 達(dá)式，F(xiàn)2（ A, B, C, D）的最小項(xiàng)表達(dá)式以及P廠- -c BK（b）F 表達(dá)式。（6 分）a） ,（b）中 F1（A，B, C，D）的最簡(jiǎn)與或表F3（ A, B, C，D）的最大項(xiàng)表達(dá)式。（6 分）5.（6分）按步驟分析圖示時(shí)序邏輯電路，畫出在CP作用下的狀態(tài)轉(zhuǎn)換圖，并Fa17. 用 D 觸發(fā)器設(shè)計(jì)一個(gè)“ 1000”序列檢測(cè)器，要求用一個(gè)輸出信號(hào)來表示檢測(cè)結(jié)果。（20分）