《數(shù)字電路與邏輯設(shè)計(jì)習(xí)題.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《數(shù)字電路與邏輯設(shè)計(jì)習(xí)題.doc（30頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

一、選擇題 1. 以下表達(dá)式中符合邏輯運(yùn)算法則的是 D 。 A.CC=C2 B.1+1=10 C.0<1 D.A+1=1 2. 一位十六進(jìn)制數(shù)可以用 C 位二進(jìn)制數(shù)來(lái)表示。 A. １ B. ２ C. ４ D. 16 3. 當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有 D 個(gè)變量取值組合？ A. n B. 2n C. n2 D. 2n 4. 邏輯函數(shù)的表示方法中具有唯一性的是 A 。 A .真值表 B.表達(dá)式 C.邏輯圖 D.狀態(tài)圖 5. 在一個(gè)8位的存儲(chǔ)單元中，能夠存儲(chǔ)的最大無(wú)符號(hào)整數(shù)是 D 。 A.（256）10 B.（127）10 C.（128）10 D.（255）10 6.邏輯函數(shù)F= = A 。 A.B B.A C. D. 7．求一個(gè)邏輯函數(shù)F的對(duì)偶式，不可將F中的 B 。 A .“”換成“+”，“+”換成“” B.原變量換成反變量，反變量換成原變量 C.變量不變 D.常數(shù)中“0”換成“1”，“1”換成“0” 8．A+BC= C 。 A .A+B B.A+C C.（A+B）（A+C） D.B+C 9．在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。 D A．全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是1 10．在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯1。 A A．全部輸入是0 B.全部輸入是1 C.任一輸入為0，其他輸入為1 D.任一輸入為1 11．十進(jìn)制數(shù)25用8421BCD碼表示為 B 。 A.10 101 B.0010 0101 C.100101 D.10101 12．不與十進(jìn)制數(shù)（53.5）10等值的數(shù)或代碼為 C 。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.11)2 D.(65.4)8 13．以下參數(shù)不是矩形脈沖信號(hào)的參數(shù) D 。 A.周期 B.占空比 C.脈寬 D.掃描期 14．與八進(jìn)制數(shù)(47.3)8等值的數(shù)為： B A. (100111.0101)2 B.(27.6)16 C.(27.3 )16 D. (100111.101)2 15. 常用的BCD碼有 D 。 A.奇偶校驗(yàn)碼 B.格雷碼 C.ASCII碼 D.余三碼 16.下列式子中，不正確的是(B) A.A+A=A B. C.A0=A D.A1= 17.下列選項(xiàng)中，______是TTLOC門(mén)的邏輯符號(hào)。( C ) 18.下列選項(xiàng)中，敘述不正確的是( B ) A.接入濾波電容引入是消除競(jìng)爭(zhēng)冒險(xiǎn)的方法之一。 B.引入選通脈沖不能消除競(jìng)爭(zhēng)冒險(xiǎn)。 C.修改邏輯設(shè)計(jì)，增加冗余項(xiàng)是常用的消除競(jìng)爭(zhēng)冒險(xiǎn)的方法。 D.化簡(jiǎn)電路，減少邏輯器件數(shù)目，不能消除競(jìng)爭(zhēng)冒險(xiǎn)。 19.下列選項(xiàng)中，不能實(shí)現(xiàn)Qn+1=。(D) 20.下列選項(xiàng)中，敘述不正確的是(B) A.任意兩個(gè)不同的最小項(xiàng)之積，值恒為0。 B.RAM的特點(diǎn)是一旦停電，所存儲(chǔ)的內(nèi)容不會(huì)丟失。 C.在邏輯代數(shù)中，常用的邏輯運(yùn)算是與非、或非、與或非、異或等。 D.單向?qū)щ娞匦允前雽?dǎo)體二極管最顯著的特點(diǎn)。 21. n位二進(jìn)制計(jì)數(shù)器的模為(B) A.n2 B.2n C.n2+1 D.2n+1 22.下列選項(xiàng)中，______不是單穩(wěn)態(tài)觸發(fā)器的特點(diǎn)。(A) A.有一個(gè)穩(wěn)定狀態(tài)，有兩個(gè)暫穩(wěn)狀態(tài)。 B.暫穩(wěn)狀態(tài)維持一段時(shí)間后，將自動(dòng)返回穩(wěn)定狀態(tài)。 C.暫穩(wěn)狀態(tài)時(shí)間的長(zhǎng)短與觸發(fā)脈沖無(wú)關(guān)，僅決定于電路本身的參數(shù)。 D.在外來(lái)觸發(fā)脈沖的作用下，能夠由穩(wěn)定狀態(tài)翻轉(zhuǎn)到暫穩(wěn)狀態(tài)。 23.用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=+A0，應(yīng)使(D) A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0 24.在下列邏輯電路中，是時(shí)序邏輯電路的有(B) A.加法器 B.讀/寫(xiě)存儲(chǔ)器 C.編碼器 D.數(shù)值比較器 25.函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為( B ) 。 A．F(A,B,C)=∑m（0，2，4） B. (A,B,C)=∑m（3，5，6，7） C．F(A,B,C)=∑m（0，2，3，4） D. F(A,B,C)=∑m（2，4，6，7） 26．8線—3線優(yōu)先編碼器的輸入為I0—I7 ，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出的值是（ C ）。 A．111 B. 010 C. 000 D. 101 27．十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ C ）個(gè)。 A．16 B.2 C.4 D.8 28. 有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過(guò)程是（ A ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 29．已知74LS138譯碼器的輸入三個(gè)使能端（E1=1， E2A = E2B=0）時(shí)，地址碼A2A1A0=011，則輸出 Y7 ～Y0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 30. 一只四輸入端或非門(mén)，使其輸出為1的輸入變量取值組合有( D )種。 A．15B．8 C．7D．1 31. 隨機(jī)存取存儲(chǔ)器具有( A )功能。 A.讀/寫(xiě) B.無(wú)讀/寫(xiě) C.只讀 D.只寫(xiě) 32．N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為( D )的計(jì)數(shù)器。 000 001 010 011 100 101 110 111 A.N B.2N C.N2 D.2N 33．某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如下， 其計(jì)數(shù)的容量為( B ) A． 八 B. 五 C. 四 D. 三 34．已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號(hào)的邏輯表達(dá)式為( C )。 A B Qn+1 說(shuō)明 0 0 Qn 保持 0 1 0 置0 1 0 1 置1 1 1 Qn 翻轉(zhuǎn) A． Qn+1 ＝A B. C. D. Qn+1 ＝ B 35． 有一個(gè)4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時(shí)，輸出電壓為（ A ）。 A． 8.125V B.4V C. 6.25V D.9.375V 36．函數(shù)F=AB+BC，使F=1的輸入ABC組合為( D ) A．ABC=000B．ABC=010 C．ABC=101D．ABC=110 37．已知某電路的真值表如下，該電路的邏輯表達(dá)式為( C )。 A． B. C． D． A B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 38．四個(gè)觸發(fā)器組成的環(huán)行計(jì)數(shù)器最多有( D )個(gè)有效狀態(tài)。 A.4 B. 6 C. 8 D. 16 1.一數(shù)字信號(hào)波形如圖所示(正邏輯)，試問(wèn)該波形代表的二進(jìn)制數(shù)是( ) 。 A．001011010 B. 010110100 C．110100101 D.1010001011 2．不與十進(jìn)制數(shù)（53.5）10等值的數(shù)或代碼為（ ）。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.11)2 D.(65.4)8 3．A = +6，其原碼和補(bǔ)碼是（ ）。 A．0110、1010 B. 0110、0010 C. 0110、0110 D. 0110、1110 4. 一個(gè)邏輯函數(shù)可以有多種不同的邏輯表達(dá)式，F(xiàn)(A,B,C) 是:（ ） A. “與非―與非”式 B. “或―與”式 C. “與―或―非”式 D. “與―或”式 5．8線—3線優(yōu)先編碼器的輸入為I0—I7 ，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出的值是（ ）。 A．000 B. 010 C. 101 D. 111 6. 一個(gè)數(shù)據(jù)選擇器的選擇碼輸入端有3個(gè)時(shí)，最多可以有（ ）個(gè)數(shù)據(jù)信號(hào)輸入端。 A.4 　　 B.8 　　 C.16 　　 D.32 7. 四個(gè)觸發(fā)器組成的環(huán)行計(jì)數(shù)器最多有( )個(gè)有效狀態(tài)。 A. 4 B. 6 C. 8 D. 16 8. 一只四輸入端或非門(mén)，使其輸出為0的輸入變量取值組合有( )種。 A．15 B．8 C．7 D．1 9．在下列邏輯電路中，不是組合邏輯電路的有（ ）。 A. 鎖存器 B.編碼器 C.全加器 D. 選擇器 10．請(qǐng)判斷以下哪個(gè)電路不是時(shí)序邏輯電路（ ）。 A、計(jì)數(shù)器 B、寄存器　　 C、譯碼器 D、觸發(fā)器 11. 已知邏輯函數(shù) 與其相等的函數(shù)為（ ）。 A．　　B. 　　C. 　　　D. 12. 函數(shù)F=AB+BC，使F=1的輸入ABC組合為 ( ) A．ABC=000B．ABC=010 C．ABC=101D．ABC=110 13. 函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為 ( ) 。 A．F(A,B,C)=∑m（0，2，4） B. (A,B,C)=∑m（3，5，6，7） C．F(A,B,C)=∑m（0，2，3，4） D. F(A,B,C)=∑m（2，4，6，7） 14. 邏輯函數(shù)的表示方法中具有唯一性的是 ( ) 。 A .真值表 B.表達(dá)式 C.邏輯圖 D.狀態(tài)圖 15. 在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。( ) A．全部輸入是0 B.任一輸入是0 C. 全部輸入是1 D. 僅一輸入是0 16、邏輯關(guān)系為 “一件事情的發(fā)生是以其相反的條件為依據(jù)” 的邏輯門(mén)是（ ）。 A．與門(mén) B. 非門(mén) C. 異或門(mén) D. 同或門(mén) 17. 已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號(hào)的邏輯表達(dá)式為( )。 A B Qn+1 A B F 說(shuō)明 0 0 Qn 保持 0 1 0 置0 1 0 1 置1 1 1 Qn 翻轉(zhuǎn) A． Qn+1 ＝A B. C. D. Qn+1 ＝ B 18. 測(cè)得某邏輯門(mén)輸入A、B和輸出F的波形右上圖所示，則F（A，B）的表達(dá)式為（ ） A、F=AB B、F=A⊕B C、F=A+B D、F=A⊙B 19. 用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=，應(yīng)使 ( )。 A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0 20. 以下式子中不正確的是（ ） A． 1?A＝A B． A＋A=A C． 1＋A＝1 D． 1 B 2 C 3 C 4 D 5 A 6 B 7 D 8 A 9 A 10 C 11 D 12 D 13 B 14 A 15 C 16 B 17 C 18 B 19 A 20 D 二、判斷題（正確打√，錯(cuò)誤的打） 1． 邏輯變量的取值，１比０大。（ X ）。 2． 異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（√ ）。 3．若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。（√ ）。 4．因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（ X ） 5．若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（√ ） 6．若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（ X ） 7．邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對(duì)偶式再作對(duì)偶變換也還原為它本身。（√ ） 8.“0”的補(bǔ)碼只有一種形式。 （√ ） 9.卡諾圖中，兩個(gè)相鄰的最小項(xiàng)至少有一個(gè)變量互反。 （√ ） 10.用或非門(mén)可以實(shí)現(xiàn)3種基本的邏輯運(yùn)算。 （√ ） 11.時(shí)鐘觸發(fā)器僅當(dāng)有時(shí)鐘脈沖作用時(shí)，輸入信號(hào)才能對(duì)觸發(fā)器的狀態(tài)產(chǎn)生影響。（√ ） 12.采用奇偶校驗(yàn)電路可以發(fā)現(xiàn)代碼傳送過(guò)程中的所有錯(cuò)誤。 （X ） 13.時(shí)序圖、狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表都可以用來(lái)描述同一個(gè)時(shí)序邏輯電路的邏輯功能，它們之間可以相互轉(zhuǎn)換。 （√ ） 14.一個(gè)存在無(wú)效狀態(tài)的同步時(shí)序電路是否具有自啟動(dòng)功能，取決于確定激勵(lì)函數(shù)時(shí)對(duì)無(wú)效狀態(tài)的處理。 （√ ） 15. 方波的占空比為0.5。（√ ） 16. 數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（√ ） 17．格雷碼具有任何相鄰碼只有一位碼元不同的特性。（√ ） 18．八進(jìn)制數(shù)（8）8比十進(jìn)制數(shù)（8）10小。（ X ） 19．在時(shí)間和幅度上都斷續(xù)變化的信號(hào)是數(shù)字信號(hào)，語(yǔ)音信號(hào)不是數(shù)字信號(hào)。（√ ） 20．全是由最小項(xiàng)組成的與-或式表達(dá)式 ，稱最簡(jiǎn)與-或表達(dá)式。（ X ） 21. 在若干個(gè)邏輯關(guān)系相同的與-或表達(dá)式中，其中包含的與項(xiàng)數(shù)最少，且每個(gè)與項(xiàng)中變量數(shù)最少的表達(dá)式, 稱最小項(xiàng)表達(dá)式。（ X ） 22. .時(shí)序邏輯電路由組合邏輯電路和存儲(chǔ)電路組成。（√ ） 23. Mealy型時(shí)序電路：電路輸出是輸入變量與觸發(fā)器狀態(tài)的函數(shù)。（√ ） 24. 輸出與輸入有直接的關(guān)系、輸出方程中含輸入變量的是Moore型時(shí)序電路。（ X ） 25. Moore型時(shí)序電路：電路輸出僅僅是觸發(fā)器狀態(tài)的函數(shù)。（√ ） 26.輸出與輸入沒(méi)有直接的關(guān)系、輸出方程中不含輸入變量的是Mealy型時(shí)序電路。（ X ） 1. 用4位二進(jìn)制補(bǔ)碼計(jì)算2 + 6，不產(chǎn)生溢出（ ） 2. 在若干個(gè)邏輯關(guān)系相同的與-或表達(dá)式中，必有唯一最簡(jiǎn)與-或表達(dá)式。（ ） 3．全是由最小項(xiàng)組成的與-或式表達(dá)式 ，稱最小項(xiàng)表達(dá)式 ，又稱最簡(jiǎn)與-或表達(dá)式。 （ ） 4. 任意兩個(gè)不同的最小項(xiàng)之積，值恒為0。( ) 5. 化簡(jiǎn)電路，減少邏輯器件數(shù)目，不能消除競(jìng)爭(zhēng)冒險(xiǎn)。（ ） 6．若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（ ） 7. 因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（ ） 8．邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對(duì)偶式再作對(duì)偶變換也還原為它本身。（ ） 9．若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（ ） 10．?dāng)?shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（ ） 1 X 2 X 3 X 4 5 6 7 X 8 9 X 10 三、填空題 1. 邏輯代數(shù)又稱為 代數(shù)。最基本的邏輯關(guān)系有 、 、 三種。常用的幾種導(dǎo)出的邏輯運(yùn)算為 、 、 、 、 。 2. 邏輯函數(shù)的常用表示方法有 、 、 。 3. 邏輯代數(shù)中與普通代數(shù)相似的定律有 、 、 。摩根定律又稱為 。 4. 邏輯代數(shù)的三個(gè)重要規(guī)則是 、 、 。 5．邏輯函數(shù)F=+B+D的反函數(shù)= 。 6．邏輯函數(shù)F=A（B+C）1的對(duì)偶函數(shù)是 。 7．添加項(xiàng)公式AB+C+BC=AB+C的對(duì)偶式為 。 8．邏輯函數(shù)F=+A+B+C+D= 。 9．邏輯函數(shù)F== 。 10．已知函數(shù)的對(duì)偶式為+，則它的原函數(shù)為 。 1．布爾 與 或 非 與非 或非 與或非 同或 異或 2．邏輯表達(dá)式 真值表 邏輯圖 3．交換律 分配律 結(jié)合律 反演定律 4．代入規(guī)則 對(duì)偶規(guī)則 反演規(guī)則 5．A（C+） 6．A+BC+0 7．（A+B）（+C）（B+C）=（A+B）（+C） 8．1 9．0 10． 1. 描述脈沖波形的主要參數(shù)有 、 、 、 、 、 、 。 2. 數(shù)字信號(hào)的特點(diǎn)是在 上和 上都是斷續(xù)變化的，其高電平和低電平常用 和 來(lái)表示。 3. 分析數(shù)字電路的主要工具是 ，數(shù)字電路又稱作 。 4. 在數(shù)字電路中，常用的計(jì)數(shù)制除十進(jìn)制外，還有 、 、 。 5. 常用的BCD碼有 、 、 、 等。常用的可靠性代碼有 、 等。 1. 幅度、周期、頻率、脈寬、上升時(shí)間、下降時(shí)間、占空比 2. 時(shí)間、幅值、1、0 3. 邏輯代數(shù)、邏輯電路 4. 二進(jìn)制、八進(jìn)制、十六進(jìn)制 5. 8421BCD碼、2421BCD碼、5421BCD碼、余三碼、格雷碼、奇偶校驗(yàn)碼 1. 串行 2. 真值表 3. 或運(yùn)算 4. 鎖存器 5. 時(shí)序邏輯， 組合邏輯 6. 現(xiàn)態(tài) ， 次態(tài) 7. 高阻 8 RS＝0 9. A（C+） 10. 同或 2、 填空題 1．只要一根數(shù)據(jù)線，將一組二進(jìn)制數(shù)據(jù)各位分時(shí)傳送，稱為（ ）傳輸。 2．輸入變量所有取值組合與函數(shù)值間的對(duì)應(yīng)關(guān)系列成表格, 稱為（ ）。 3．基本邏輯運(yùn)算有: 與運(yùn)算 、（ ）和非運(yùn)算。 4．對(duì)脈沖電平敏感的存儲(chǔ)電路，在特定輸入脈沖電平作用下改變狀態(tài),該電路叫（ ） 5．?dāng)?shù)字電路分為組合邏輯電路和時(shí)序邏輯電路兩類(lèi)，圖2 是（ ）電路，圖3 是（ ）電路。 6．時(shí)序邏輯電路在有效邊沿觸發(fā)前電路的狀態(tài)稱為（ ），觸發(fā)后電路的狀態(tài)稱為（ ）。 7．三態(tài)電路的三態(tài)指的是高電平、低電平、和（ ）狀態(tài)。 8．基本RS觸發(fā)器的約束條件是（ ）。 9．邏輯函數(shù)F=+B+D的反函數(shù)=（ ）。 10．若兩個(gè)輸入變量的值相異，輸出為0，否則為1, 這是（ ）運(yùn)算 四、思考題 1. 邏輯代數(shù)與普通代數(shù)有何異同？ 2. 邏輯函數(shù)的三種表示方法如何相互轉(zhuǎn)換？ 3. 為什么說(shuō)邏輯等式都可以用真值表證明？ 4. 對(duì)偶規(guī)則有什么用處？ 1．都有輸入、輸出變量，都有運(yùn)算符號(hào)，且有形式上相似的某些定理，但邏輯代數(shù)的取值只能有0和1兩種，而普通代數(shù)不限，且運(yùn)算符號(hào)所代表的意義不同。 2．通常從真值表容易寫(xiě)出標(biāo)準(zhǔn)最小項(xiàng)表達(dá)式，從邏輯圖易于逐級(jí)推導(dǎo)得邏輯表達(dá)式，從與或表達(dá)式或最小項(xiàng)表達(dá)式易于列出真值表。 3．因?yàn)檎嬷当砭哂形ㄒ恍浴? 4．可使公式的推導(dǎo)和記憶減少一半，有時(shí)可利于將或與表達(dá)式化簡(jiǎn)。 １． 在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？ ２． 格雷碼的特點(diǎn)是什么？為什么說(shuō)它是可靠性代碼？ ３． 奇偶校驗(yàn)碼的特點(diǎn)是什么？為什么說(shuō)它是可靠性代碼？ 1．因?yàn)閿?shù)字信號(hào)有在時(shí)間和幅值上離散的特點(diǎn)，它正好可以用二進(jìn)制的1和0來(lái)表示兩種不同的狀態(tài)。 2．格雷碼的任意兩組相鄰代碼之間只有一位不同，其余各位都相同，它是一種循環(huán)碼。這個(gè)特性使它在形成和傳輸過(guò)程中可能引起的錯(cuò)誤較少，因此稱之為可靠性代碼。 3．奇偶校驗(yàn)碼可校驗(yàn)二進(jìn)制信息在傳送過(guò)程中1的個(gè)數(shù)為奇數(shù)還是偶數(shù)，從而發(fā)現(xiàn)可能出現(xiàn)的錯(cuò)誤。 五、下列的二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù) （1）、1011，（2）、10101，（3）、11111，（4）、100001 （1）（1011）2=（11）10 （2）（10101）2=（21）10 （3）（11111）2=（31）10 （4）（100001）2=（33）10 六、將下列的十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù) （1）、8，（2）、27，（3）、31，（4）、100 六、 （1）（8）10=（1000）2 （2）（27）10=（11011）2 （3）（31）10=（11111）2 （4）（100）10=（1100100）2 七、完成下列的數(shù)制轉(zhuǎn)換 （1）、（255）10=（ ）2=（ ）16=（ ）8421BCD （2）、（11010）2=（ ）16=（ ）10=（ ）8421BCD （3）、（3FF）16=（ ）2=（ ）10=（ ）8421BCD （4）、（1000 0011 0111）8421BCD =（）10=（）2=（）16 七、（1）（255）10=（11111111）2=（FF）16=（001001010101）8421BCD （2）（11010）2=（1A）16=（26）10=（00100110）2 （3）（3FF）16=（1111111111）2=（1023）10=（0001000000100011）8421BCD （4）（100000110111）8421BCD=（837）10=（1101000101）2=（345）16 八、完成下列二進(jìn)制的算術(shù)運(yùn)算 （1）、1011+111，（2）、1000-11，（3）、1101101，（4）、1100100 八、 （1）（1110）2 （2）（101）2 （3）（1000001）2 （4）（11）2 九、設(shè)：，，。 已知A、B的波形如圖所示。試畫(huà)出Y1、Y2、Y3對(duì)應(yīng)A、B的波形。 圖題九 十、 寫(xiě)出圖各邏輯圖的表達(dá)式。 十、X= Y= Z= 十一、已知真值表如表（a）、(b)，試寫(xiě)出對(duì)應(yīng)的邏輯表達(dá)式。 表題十一（a） 表題十一(b) ABC Y ABCD Y 000 001 010 011 100 101 110 111 0 1 1 0 1 0 0 1 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1 十一、a）Y= b) Y= 十二、公式化簡(jiǎn)下列邏輯函數(shù) （1）、 （2）、 （3）、 （4）、 （5）、 （6）、 （7）、 （8）、 （9）、 （10）、 十二、(1) Y=A+B (2) Y=1 (3) Y= (4) Y=AD (5) Y=A (6) Y=1 (7) Y=A+B+C (8) Y=1 (9) Y= (10) Y= 十三、用卡諾圖化簡(jiǎn)下列邏輯函數(shù)： （1）、Y（A，B，C）=Σm(0,2,4,7) (2)、Y(A,B,C)=Σm(1,3,4,5,7) (3)、Y(A,B,C,D)=Σm(2,6,7,8,9,10,11,13,14,15) (4)、Y(A,B,C,D)=Σm(1,5,6,7,11,12,13,15) (5)、 (6)、 (7)、Y（A,B,C）=Σm(0,1,2,3,4)+Σd(5,7) (8)、Y(A,B,C,D)=Σm(2,3,5,7,8,9)+Σd(10,11,12,13,14,15) 十三、 (1) Y= (2) Y= (3) Y= (4) Y= (5) Y= (6) Y= (7) Y= (8) Y= １．用邏輯代數(shù)的基本公式和常用公式化簡(jiǎn)下列邏輯函數(shù)： 解： ２．證明下列異或運(yùn)算公式。 解： ３．用卡諾圖化簡(jiǎn)下列函數(shù)。 解：分別將題中給定的邏輯函數(shù)卡諾圖畫(huà)出如圖所示，并化簡(jiǎn)寫(xiě)出最簡(jiǎn)與或表達(dá)式。 1 化簡(jiǎn)下列函數(shù) 1） 2） 解： (1) (2) 2． 分析下圖所示的同步時(shí)序電路 1） 寫(xiě)出觸發(fā)器的輸入激勵(lì)表達(dá)式，輸出表達(dá)式和狀態(tài)轉(zhuǎn)換表（或狀態(tài)轉(zhuǎn)換圖）； 2） 說(shuō)明該電路實(shí)現(xiàn)什么功能？ 000 01 0 001 10 0 010 11 0 011 00 1 100 11 0 101 00 0 110 01 0 111 10 1 解： (a) (b) X=0時(shí)，電路為四進(jìn)制加法計(jì)數(shù)器； X=1時(shí)，電路為四進(jìn)制減法計(jì)數(shù)器。  四 分析下圖所示的組合邏輯電路 1 畫(huà)出輸出F對(duì)輸入Z的定時(shí)關(guān)系圖（假定輸入X和Y都保持高電平，且每個(gè)門(mén)電路都有一個(gè)單位時(shí)間的延遲）； 2 判定該電路是否存在有靜態(tài)冒險(xiǎn)問(wèn)題，如果存在靜態(tài)冒險(xiǎn)，請(qǐng)消除它。 解： Z F (1) 上圖紅線 (2) 存在冒險(xiǎn) X Z Y F 五 設(shè)計(jì)并實(shí)現(xiàn)一位全減器 電路實(shí)現(xiàn)D=A-B-C的功能，其中C是來(lái)自低位的借位信號(hào)，D是本位求得的差信號(hào)；電路還要產(chǎn)生向高位借位信號(hào)P。 1 采用門(mén)電路實(shí)現(xiàn)該減法器電路（寫(xiě)出邏輯函數(shù)表達(dá)式，不做圖）； 解： CBA D P 000 0 0 001 1 0 010 1 1 011 0 0 100 1 1 101 0 0 110 0 1 111 1 1 六 分析下面的電路，完成下面的問(wèn)題 1 根據(jù)電路，完成給定的時(shí)序圖； 2 畫(huà)出其狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表。 解： 000 001 001 010 010 011 011 100 100 001 101 010 110 000 111 000 五．分析題 1、分析如圖所示組合邏輯電路的功能。 1．1、寫(xiě)出表達(dá)式 2、畫(huà)出真值表 3、當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過(guò)。 設(shè)計(jì)題： 一．要求用與非門(mén)設(shè)計(jì)一個(gè)三人表決用的組合邏輯電路圖，只要有2票或3票同意，表決就通過(guò)（要求有真值表等）。 解： 1、畫(huà)出真值表 2寫(xiě)出表達(dá)式 3畫(huà)出邏輯圖 二.今有A、B、C三人可以進(jìn)入某秘密檔案室，但條件是A、B、C三人在場(chǎng)或有兩人在場(chǎng)，但其中一人必須是A，否則報(bào)警系統(tǒng)就發(fā)出警報(bào)信號(hào)。試： （1）列出真值表； （2）寫(xiě)出邏輯表達(dá)式并化簡(jiǎn)； （3）畫(huà)出邏輯圖。 解：設(shè)變量A、B、C表示三個(gè)人，邏輯1表示某人在場(chǎng)，0表示不在場(chǎng)。F表示警報(bào)信號(hào)，F(xiàn)=1表示報(bào)警，F(xiàn)=0表示不報(bào)警。 根據(jù)題意義，列出真值表 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 1 0 0 0 由出真值表寫(xiě)出邏輯函數(shù)表達(dá)式，并化簡(jiǎn) 畫(huà)出邏輯電路圖 F B C A 1 1 & =1 ≥1 & 試畫(huà)出圖3 所示時(shí)序電路的狀態(tài)轉(zhuǎn)換圖，并畫(huà)出對(duì)應(yīng)于CP（圖4所示）的Q1、Q0和輸出Z的波形。設(shè)電路的初始狀態(tài)為00 圖3 圖4 解：該電路中各觸發(fā)器的驅(qū)動(dòng)方程分別為： 該電路的狀態(tài)方程和輸出方程分別為： ；； 根據(jù)狀態(tài)方程和輸出方程課畫(huà)出該電路的狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖，如下： 電路的波形圖如右： 試分析圖題四所示的時(shí)序電路（步驟要齊全）。 圖題四 解： 驅(qū)動(dòng)方程：J0=，K0=1； 狀態(tài)方程：Q0n+1= J1=Q0n，K1=1； Q1n+1= Q0n 狀態(tài)轉(zhuǎn)換表： Q1n Q0n Q1n+1 Q0n+1 0 0 0 1 0 1 1 0 1 0 0 0 1 1 0 0 狀態(tài)轉(zhuǎn)換圖： 11 00 01 10 邏輯功能：能自啟動(dòng)的同步三進(jìn)制加法計(jì)數(shù)器 試分析圖3(a)所示時(shí)序電路，畫(huà)出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài)為0，試畫(huà)出在圖3(b)所示波形作用下，Q和Z的波形圖。 圖3 １. 判斷圖2電路是否可能產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，若存在，怎樣修改電路能消除競(jìng)爭(zhēng)冒險(xiǎn)？繪出電路。 ２. 設(shè) 圖3 電路初始狀態(tài)是“00”，要求完成以下各問(wèn)： 1) 寫(xiě)出各觸發(fā)器的驅(qū)動(dòng)方程；(4分) 2) 寫(xiě)出各觸發(fā)器的狀態(tài)方程；(4分) 3) 列出狀態(tài)轉(zhuǎn)換表；(4分) 4) 試分析圖示電路是幾進(jìn)制計(jì)數(shù)器。(4分) 5) 該電路是同步電路還是異步電路？(4分) 圖2 圖3 七、設(shè)計(jì)題（本題8分） 試用3線—8線譯碼器74LS138和門(mén)電路實(shí)現(xiàn)下列函數(shù)。 Z（A、B、C）=AB+C S1 Y7 Y5 Y6 Y4 Y3 Y2 Y1 Y0 S3 S2 A0 A1 A2 74LS138  1、圖2 對(duì)應(yīng)的邏輯函數(shù)為： 當(dāng)A=1,B=1時(shí), 可能產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)， 可改為 +AB 能消除競(jìng)爭(zhēng)冒險(xiǎn) 2、 1)4分 3)4分 4) 4分 3進(jìn)制計(jì)數(shù)器 5） 2分 同步電路 解：Z（A、B、C）=AB+C=AB(C+)+C（B+） S1 Y7 Y5 Y6 Y4 Y3 Y2 Y1 Y0 S3 S2 A0 A1 A2 74LS138 C B A “1” & Z =ABC+AB+BC+C = m 1+ m 3+ m 6+ m 7 = （4分） （4分）