《專升本《數字電路與邏輯設計》考試答案.doc》由會員分享，可在線閱讀，更多相關《專升本《數字電路與邏輯設計》考試答案.doc（18頁珍藏版）》請在裝配圖網上搜索。

[試題分類]:專升本《數字電路與邏輯設計》_08007750 [題型]:單選 [分數]:2 1.二進制數-0110的反碼是（最高位是符號位）（ ） A.11010 B.00110 C.11001 D.10110 答案:C 2.如果狀態(tài)A與B，C與D分別構成等效對，那么能構成狀態(tài)等效類的是（ ） A. ABC B.BCD C.AB D.ABCD 答案:C 3.移位寄存器74194工作在左移串行輸入方式時， S1 S0的取值為( ) A.00 B.11 C.01 D.10 答案:D 4.三變量構成的邏輯函數的最小項m1和最小項m7一定滿足 ( ) A. B. C. D. 答案:C 5.十進制數12.75用二進制表示應為:（ ） A.1100.01 B. 1100.11 C.1010.10 D.1010.011 答案:B 6.8421 BCD碼01010001.0101對應的二進制數為 ( ) A.100100.01 B.101110.01 C.110011.10 D.110110.10 答案:C 7. 下圖為OC門組成的線與電路其輸出F為( ) A. B.0 C.1 D. 答案:C 8.要求RS觸發(fā)器（R、S均為高電平有效）狀態(tài)由0 →1，其輸入信號為（ ）。 A.RS=01 B.RS=10 C.RS=d1 D.RS=d0 答案:A 9.邏輯函數等于（ ） A.1 B.B C.0 D. 答案:B 10.函數，則其反函數( ) A. B. C. D. 答案:D 11.JK觸發(fā)器的J＝K＝1, 當觸發(fā)信號到來時，輸出次態(tài)Qn+1為:( ) A.與現態(tài)相反 B.0 C.1 D.不變 答案:A 12.邏輯函數F(A,B,C) = AB＋BC+AC 的標準表達式是( ) A.∑m(0,1,2,4) B.∏m(1,3,5,7) C.∑M(0,2,4,6) D.∑m(3,5,6,7) 答案:D 13.四個變量可以構成多少個最小項？（ ） A.15個 B.16個 C.8個 D.4個 答案:B 14.電源電壓為+12V的555集成定時器中放電三極管工作在截止狀態(tài)，輸出端OUT為1時，其TH和TR的輸入電壓值分別為 ( ) A.TH和TR均小于 B.TH和TR均大于 C.， D.， 答案:C 15.設計—個1位十進制計數器至少需要多少個觸發(fā)器？( ) A.6個 B.3個 C.10個 D.4個 答案:D 16.T型觸發(fā)器當時鐘脈沖輸入時，其輸出狀態(tài)（ ） A.保持不變 B.在T=1時會發(fā)生改變 C.隨時間改變 D.等于輸入端T的值 答案:B 17.無符號位的十六進制數減法(A9)l6-(8A)16= （ ） A.(19)16 B.(1F)l6 C.(29)16 D.(25)16 答案:B 18.十進制數15用2421 BCD碼可以表示為（ ）。 A.00011011 B.01001000 C.00001111 D.00010101 答案:A 19.邏輯函數Y=可化簡為:( ) A. B+AC B. C. D.C+AB 答案:A 20.LED共陰極七段顯示器可由下列哪一個IC來推動七字節(jié)較適宜? （ ） A.74160 B.74148 C.7448 D.7447 答案:C [試題分類]:專升本《數字電路與邏輯設計》_08007750 [題型]:單選 [分數]:2 1.與非門基本RS觸發(fā)器的約束方程是() A. B.R+S=1 C. D. 答案:B 2.74153有兩個4路數據選擇器，每個選擇器有多少個輸出端？() A.4個 B.2個 C.8個 D.1個 答案:D 3.實現同—功能的Mealy型同步時序電路比Moore型同步時序電路（） A.狀態(tài)數目更多 B.觸發(fā)器更多 C.觸發(fā)器—定更少 D.狀態(tài)數目更少 答案:D 4.CMOS集成電路比TTL集成電路應用得更廣泛的主要原因是() A.輸出電流大、帶負載能力強 B.功耗小、集成度高 C.價格便宜 D.開關速度快 答案:A 5.TTL集成電路74LS138是3/8線譯碼器，譯碼器為輸出低電平有效。若地址端輸入為A2A1A0=100時，則低電平輸出端為（） A.Y6 B.Y2 C.Y4 D.Y1 答案:C 6.如果全加器的加數A＝1，被加數B=1，低位的進位CI＝0，則全加器的輸出和數S及高位的進位CO分別為?() A.S＝0，C0＝0 B.S＝0，CO＝1 C.S＝1，CO=1 D.S=1，CO＝0 答案:B 7.如果要設計一個奇偶校驗產生器，則使用下列哪種集成電路最簡單？() A.74LS86異或門 B.74LS138譯碼器 C.74LS32或門 D.74LS00與非門 答案:A 8.一般各種PLD組件的輸出部分為:() A.非門陣列 B.或門陣列 C.與門陣列 D.與非門陣列 答案:B 9.555集成定時器電路大致由五部份組成，即電阻分壓器、電壓比較器、基本R-S觸發(fā)器、輸出驅動器及下列哪一部份?() A.逆向二極管 B.充電二極管 C.放電三極管 D.觸發(fā)電容 答案:C 10.組合邏輯電路中的險象是由什么因素引起的？() A.電路中存在時延 B.電路未采用最簡設計 C.電路的輸出端過多 D.邏輯門類型不同 答案:A 11.下列幾種TTL電路中，輸出端可實現線與功能的電路是（） A.與非門 B.OC門 C.或非門 D.異或門 答案:B 12.邏輯函數Y＝的最簡與—或表達式為() A. B. C. D. 答案:C 13.完全確定原始狀態(tài)表中有六個狀態(tài)A、B、C、D、E、F。等效對為:A和B，B和D，E和F。則該時序電路的最簡狀態(tài)表中共有多少個狀態(tài)？() A.2 B.3 C.6 D.4 答案:B 14.二進制數11101.0100等于十六進制數（） A.35.2 B.29.3 C.23.2 D.1D.4 答案:D 15.余3碼01000101.1001對應的十進制數是（） A.45.9 B.69.56 C.45.3 D.12.6 答案:D 16.在下列三個邏輯函數表達式中，下列哪一項是最小項表達式() A. B. C. D. 答案:B 17.根據反演規(guī)則，F＝的反函數為（） A. B. C. D. 答案:B 18.如果JK觸發(fā)器的J＝1，K＝0，則當計時鐘脈沖波出現時，Qn+1為() A.Q B.0 C. D.1 答案:D 19.同步時序電路設計中，狀態(tài)編碼采用相鄰編碼法的目的是() A.提高電路可靠性 B.提高電路速度 C.減少電路中的觸發(fā)器 D.減少電路中的邏輯門 答案:D 20.邏輯函數中任意兩個不同的最小項與之積()為() A.0 B.無法確定 C. D.1 答案:A 21.將8421碼(01000101.1001)轉換成十進制數() A.45.3 B.12.6 C.69.6 D.45.9 答案:D 22.屬于組合邏輯電路的部件是（） A.觸發(fā)器 B.計數器 C.寄存器 D.編碼器 答案:D 23.下列邏輯門中哪一種門的輸出在任何條件下都可以并聯使用？（） A.普通CMOS與非門 B.TTL集電級開路門(OC門) C.具有推拉式輸出的TTL與非門 D.CMOS三態(tài)輸出門 答案:B 24.主從型JK觸發(fā)器的特性方程() A. B. C. D. 答案:C 25.由或非門構成的基本RS觸發(fā)器的約束方程是() A. B. C. D.R+S=1 答案:B 26.將邏輯函數Y=化簡為最簡與—或表達式() A. B.B+AC C.D.A+BC 答案:B 27.邏輯函數的最小項m0和m5之間的關系是() A. B. C. D. 答案:C 28.如果要設計一個六進制計數器，最少需要多少個觸發(fā)器？（） A.4 B.3 C.2 D.1 答案:B 29.十進制數23.25用二進制數表示應為（） A.(17.4)2 B.(27.2)2 C.(100011.00100101)2 D.(10111.01)2 答案:D 30.同步時序電路設計中，狀態(tài)化簡的主要目的是() A.提高電路速度 B.減少電路中的邏輯門 C.減少電路中的觸發(fā)器 D.減少電路中的連線 答案:C 31.電平異步時序邏輯電路不允許兩個或兩個以上輸入信號() A.同時改變 B.同時為1 C.同時為0 D.同時出現 答案:A 32.設計一個12進制計數器需要用多少個觸發(fā)器() A.4個 B.2個 C.3個 D.6個 答案:A 33.某觸發(fā)器的特性表如下（A、B為輸入），則觸發(fā)器的次態(tài)為() A.Qn+1＝A B. C. D. 答案:C 34.如果全加器的加數A＝1，被加數B=1，低位的進位CI＝1，則全加器的輸出和數S及高位的進位CO分別為?() A.S=1，CO＝0 B.S＝0，CO＝1 C.S＝1，CO=1 D.S＝0，C0＝0 答案:C 35.共陰極的七段數碼顯示譯碼器，若要顯示數字“5”，則七段中哪些段應該為“1”?() A.a、c、d、f、g B.b、c、e、f、g C.a、d D.b、e 答案:A 36.邏輯函數的最簡與-或表達式是() A. B. C. D. 答案:D 37.邏輯函數的對偶式為() A. B. C. D. 答案:A 38.將十進制數(6.625)轉換成二進制數表示，其值為（） A.(10.110)2 B.(10.101)2 C.(110.110)2 D.(110.101)2 答案:D 39.二進制數?0.1010的補碼是（） A.1.1010 B.1.0110 C.1.0101 D.1.1011 答案:B 40.當兩輸入“或非”門的輸出z＝1時，輸入x和y的取值必須（） A.同時為1 B.同時為0 C.至少有一個為1 D.至少有一個為0 答案:B [試題分類]:專升本《數字電路與邏輯設計》_08007750 [題型]:多選 [分數]:2 1.下列邏輯表達式中正確的有（ ）。 A. B. C. D. 答案:A, B, D 2.邏輯函數,是F的對偶函數，則（ ）。 A. B. C. D. 答案:B, C, D 3.譯碼器74138的使能端、、取什么值時輸出無效（全為1）? ( ) A.010 B.101 C.011 D.100 答案:A, B, C 4.若和分別表示n個變量的第i個最小項和最大項，則（ ）。 A. B. C.mi＝Mi D.miMi＝1 答案:A, B 5.設兩輸入或非門的輸入為x和y，輸出為z ，當z為低電平時，有（ ）。 A. x和y同為低電平. B.x和y同為高電平 ； C.x為低電平，y為高電平 ； D. x為高電平，y為低電平 ； 答案:B, C, D [試題分類]:專升本《數字電路與邏輯設計》_08007750 [題型]:多選 [分數]:2 1.鐘控JK觸發(fā)器的初始狀態(tài)為1，要使JK觸發(fā)器在時鐘脈沖作用后其次態(tài)變?yōu)?，則觸發(fā)器的JK端的取值應為（） A.JK=01 B.JK=10 C.JK=11 D.JK=00 答案:A, C 2.邏輯函數F=A⊕B和G=A⊙B滿足關系（）。 A. B. C. D. 答案:A, B, C 3.如果或非門的輸出為1，則其兩個輸入端的取值不可能是() A.0，1 B.0，0 C.1，1 D.1，0 答案:A, C, D 4.PROM、GAL、PLA和FPGA幾種可編程器件中，可編程的是() A.FPGA陣列 B.PLA與門陣列 C.GAL與門陣列 D.PROM與門陣列 答案:A, B, C 5.邏輯函數F=AB可以表示為（） A. B. C. D. 答案:A, D 6.用A、B代表輸入，用S代表加法運算的和，C代表進位，下列有關半加器的敘述哪些是正確的?() A.當兩個輸入均為1時，S＝1 B.C=AB C.S＝ D.S＝AB 答案:B, C, D 7.在下列邏輯函數表達式中，屬于標準與-或表達式(最小項表達式)的有() A. B. C. D. 答案:C, D 8.下列有關組合電路中險象的敘述正確的有哪些?() A.是一種預期的錯誤 B.是一種臨界競爭現象 C.是一種暫時的錯誤 D.可以用增加冗余項的方法消除險象 答案:B, C, D 9.如果，則下列結果中正確的有() A.Y＝A＋B B. C. D.Y＝B 答案:A, B 10.下列關于X、Y、Z之間的關系的描述中正確的有（） A.若XY≠XZ，則Y≠Z B.若X+Y＝X+Z，且XY=XZ，則Y＝Z C.若X+Y≠X+Z，則Y≠Z D.若，則X＝Y 答案:A, B, C