《南昌大學數(shù)字電路與邏輯設計試卷A.doc》由會員分享，可在線閱讀，更多相關《南昌大學數(shù)字電路與邏輯設計試卷A.doc（13頁珍藏版）》請在裝配圖網(wǎng)上搜索。

《數(shù)字電路與邏輯設計》試卷A （閉卷） 班級 學號 姓名 成績 一．單項選擇題（每題1分，共10分） 1．表示任意兩位無符號十進制數(shù)需要（B ）二進制數(shù)。 A．6 B．7 C．8 D．9 2．余3碼10001000對應的2421碼為（C ）。 A．01010101 B.10000101 C.10111011 D.11101011 3．補碼1．1000的真值是（ D ）。 A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．標準或-與式是由（B ）構成的邏輯表達式。 A．與項相或 B. 最小項相或 C. 最大項相與 D.或項相與 5.根據(jù)反演規(guī)則，的反函數(shù)為（A ）。 A. B. C. D. 6．下列四種類型的邏輯門中，可以用（D ）實現(xiàn)三種基本運算。 A. 與門 B. 或門 C. 非門 D. 與非門 7． 將D觸發(fā)器改造成T觸發(fā)器，圖1所示電路中的虛線框內應是（D ）。 圖1 A. 或非門 B. 與非門 C. 異或門 D. 同或門 8．實現(xiàn)兩個四位二進制數(shù)相乘的組合電路，應有（ A ）個輸出函數(shù)。 A． 8 B. 9 C. 10 D. 11 9．要使JK觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應為（D）。 A．JK=00 B. JK=01 C. JK=10 D. JK=11 10．設計一個四位二進制碼的奇偶位發(fā)生器（假定采用偶檢驗碼），需要（ B ）個異或門。 A．2 B. 3 C. 4 D. 5 二．判斷題（判斷各題正誤，正確的在括號內記“∨”,錯誤的在括號內記“”,并在劃線處改正。每題2分，共10分） 1．原碼和補碼均可實現(xiàn)將減法運算轉化為加法運算。 （ ） 2．邏輯函數(shù)則。 （X ） 3．化簡完全確定狀態(tài)表時，最大等效類的數(shù)目即最簡狀態(tài)表中的狀態(tài)數(shù)目。（ ） 4．并行加法器采用先行進位（并行進位）的目的是簡化電路結構。 （X ） 5. 圖2所示是一個具有兩條反饋回路的電平異步時序邏輯電路。 (X ) 圖2 三．多項選擇題(從各題的四個備選答案中選出兩個或兩個以上正確答案，并將其代號填寫在題后的括號內，每題2分，共10分) 1．小數(shù)“0”的反碼形式有（ ）。 A．0．0……0 ； B．1．0……0 ； C．0．1……1 ； D．1．1……1 2．邏輯函數(shù)F=A⊕B和G=A⊙B滿足關系（A ）。 A. B. C. D. 3． 若邏輯函數(shù)則F和G相“與”的結果是（ B ）。 A． B． 1 C． D． 4．設兩輸入或非門的輸入為x和y，輸出為z ，當z為低電平時，有（ ABC ）。 A．x和y同為高電平 ； B． x為高電平，y為低電平 ； C．x為低電平，y為高電平 ； D． x和y同為低電平. 5．組合邏輯電路的輸出與輸入的關系可用（ACD ）描述。 A．真值表 B. 流程表 C．邏輯表達式 D. 狀態(tài)圖 四． 函數(shù)化簡題（10分） 1．用代數(shù)法求函數(shù) 的最簡“與-或”表達式。（4分） 2．用卡諾圖化簡邏輯函數(shù) F(A，B，C，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8， 10，13) 求出最簡“與-或”表達式和最簡“或-與”表達式。（6分） 五．設計一個將一位十進制數(shù)的余3碼轉換成二進制數(shù)的組合電路，電路框圖如圖3所示。（15分） 圖3 要求： 1．填寫表1所示真值表； 表1 ABCD WXYZ ABCD WXYZ 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 2．利用圖4所示卡諾圖，求出輸出函數(shù)最簡與-或表達式； 圖4 3．畫出用PLA實現(xiàn)給定功能的陣列邏輯圖。 4．若采用PROM實現(xiàn)給定功能,要求PROM的容量為多大？ 六、分析與設計（15分） 某同步時序邏輯電路如圖5所示。 圖5 (1) 寫出該電路激勵函數(shù)和輸出函數(shù)； (2) 填寫表2所示次態(tài)真值表； 表2 輸入 X 現(xiàn)態(tài) Q2 Q1 激勵函數(shù) J2 K2 J1 K1 次態(tài) Q2(n+1)Q1(n+1) 輸出 Z (3) 填寫表3所示電路狀態(tài)表； 表3 現(xiàn)態(tài) 次態(tài) Q 2 (n+1) Q 1(n+1) 輸出 Q 2 Q 1 X=0 X=1 Z 00 01 10 11 （4）設各觸發(fā)器的初態(tài)均為0，試畫出圖6中Q1、Q2和Z的輸出波形。 圖6 （5）改用T觸發(fā)器作為存儲元件，填寫圖7中激勵函數(shù)T2、T1卡諾圖，求出最簡表達式。 圖7 圖8 七．分析與設計（15分） 某電平異步時序邏輯電路的結構框圖 如圖8所示。圖中： 要求： 1．根據(jù)給出的激勵函數(shù)和輸出函數(shù)表達式，填寫表4所示流程表； 表4 二次狀態(tài) y2 y1 激勵狀態(tài)Y2Y1/輸出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 0 0 0 1 1 1 1 0 2. 判斷以下結論是否正確，并說明理由。 ① 該電路中存在非臨界競爭； ② 該電路中存在臨界競爭； 3．將所得流程表4中的00和01互換，填寫出新的流程表5，試問新流程表對應的電路是否存在非臨界競爭或臨界競爭？ 表5 二次狀態(tài) y2 y1 激勵狀態(tài)Y2Y1/輸出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 0 0 0 1 1 1 1 0 八．分析與設計（15分） 某組合邏輯電路的芯片引腳圖如圖9 所示。 圖9 1．分析圖9 所示電路，寫出輸出函數(shù)F1、F2的邏輯表達式，并說明該電路功能。 2．假定用四路數(shù)據(jù)選擇器實現(xiàn)圖9 所示電路的邏輯功能，請確定圖10所示邏輯電路中各數(shù)據(jù)輸入端的值，完善邏輯電路。 圖10 3．假定用EPROM實現(xiàn)圖9 所示電路的邏輯功能，請畫出陣列邏輯圖。 《數(shù)字電路與邏輯設計》試卷A參考答案 一．單項選擇題（每題1分，共10分） 1．B ； 2．C ； 3．D ； 4．B ； 5. A ； 6．D ； 7．D ； 8．A ； 9．D ； 10．B 。 二．判斷題（判斷各題正誤，正確的在括號內記“∨”,錯誤的在括號內記“”,并在劃線處改正。每題2分，共10分） 1．反碼和補碼均可實現(xiàn)將減法運算轉化為加法運算。 （） 2．邏輯函數(shù)則。 （） 3．化簡完全確定狀態(tài)表時，最大等效類的數(shù)目即最簡狀態(tài)表中的狀態(tài)數(shù)目。（∨） 4．并行加法器采用先行進位（并行進位）的目的是提高運算速度。（） 5. 圖2所示是一個具有一條反饋回路的電平異步時序邏輯電路。 () 三．多項選擇題(從各題的四個備選答案中選出兩個或兩個以上正確答案，并將其代號填寫在題后的括號內，每題2分，共10分) 1．AD； 2．ABD； 3．AC； 4．ABC； 5．AC 。 四． 函數(shù)化簡題（10分） 1．代數(shù)化簡（4分） 2．卡諾圖化簡（共6分） 最簡“與-或”表達式為： （3分） 最簡“或-與”表達式為： （3分） 五．設計（共15分） 1．填寫表1所示真值表；（4分） 表1 真值表 ABCD WXYZ ABCD WXYZ 0000 0001 0010 0011 0100 0101 0110 0111 dddd dddd dddd 0000 0001 0010 0011 0100 1000 1001 1010 1011 1100 1101 1110 1111 0101 0110 0111 1000 1001 dddd dddd dddd 2．利用卡諾圖，求出輸出函數(shù)最簡與-或表達式如下：（4分） 3．畫出用PLA實現(xiàn)給定功能的陣列邏輯圖如下：（5分） 4．若采用PROM實現(xiàn)給定功能,要求PROM的容量為：（2分） 六、分析與設計（15分） （1） 寫出該電路激勵函數(shù)和輸出函數(shù)；（3分） （2） 填寫次態(tài)真值表；（3分） 輸入 X 現(xiàn)態(tài) Q2 Q1 激勵函數(shù) J2 K2 J1 K1 次態(tài) Q2(n+1)Q1(n+1) 輸出 Z 0 0 0 0 1 1 1 1 00 01 10 11 00 01 10 11 0 1 0 1 1 0 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 0 0 1 0 0 1 1 1 0 1 1 1 0 1 0 0 0 1 0 0 （3）填寫如下所示電路狀態(tài)表；（3分） 現(xiàn)態(tài) 次態(tài) Q 2 (n+1) Q 1(n+1) 輸出 Q 2 Q 1 X=0 X=1 Z 00 00 01 0 01 10 11 1 10 00 01 0 11 10 11 0 （4）設各觸發(fā)器的初態(tài)均為0，根據(jù)給定波形畫出Q1、Q2和Z的輸出波形。（3分） （5）改用T觸發(fā)器作為存儲元件，填寫激勵函數(shù)T2、T1卡諾圖，求出最簡表達式。（3分） 最簡表達式為： 七．分析與設計（15分） 1．根據(jù)給出的激勵函數(shù)和輸出函數(shù)表達式，填流程表； （5分） 二次狀態(tài) y2 y1 激勵狀態(tài)Y2Y1/輸出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 0 0 00/0 00/0 01/0 00/0 0 1 00/0 00/0 01/0 10/0 1 1 11/0 00/0 11/1 10/0 1 0 11/0 01/0 11/1 10/0 2. 判斷以下結論是否正確，并說明理由。（6分） ① 該電路中存在非臨界競爭； 正確。因為處在穩(wěn)定總態(tài)（00，11），輸入由00變?yōu)?1或者處在穩(wěn)定總態(tài)（11，11），輸入由11變?yōu)?1時，均引起兩個狀態(tài)變量同時改變，會發(fā)生反饋回路間的競爭，但由于所到達的列只有一個穩(wěn)定總態(tài)，所以屬于非臨界競爭。 ② 該電路中存在臨界競爭； 正確。因為處在穩(wěn)定總態(tài)（11，01），輸入由11變?yōu)?0時，引起兩個狀態(tài)變量同時改變，會發(fā)生反饋回路間的競爭，且由于所到達的列有兩個穩(wěn)定總態(tài)，所以屬于非臨界競爭。 3．將所得流程表3中的00和01互換，填寫出新的流程表，試問新流程表對應的電路是否存在非臨界競爭或臨界競爭？（4分） 新的流程表如下： 二次狀態(tài) y2 y1 激勵狀態(tài)Y2Y1/輸出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 0 0 01/0 01/0 00/0 10/0 0 1 01/0 01/0 00/0 01/0 1 1 11/0 01/0 11/1 10/0 1 0 11/0 00/0 11/1 10/0 新流程表對應的電路不存在非臨界競爭或臨界競爭。 八．分析與設計（15分） 1．寫出電路輸出函數(shù)F1、F2的邏輯表達式，并說明該電路功能。（4分） 該電路實現(xiàn)全減器的功能功能。（1分） 2．假定用四路數(shù)據(jù)選擇器實現(xiàn)該電路的邏輯功能，請確定給定邏輯電路中各數(shù)據(jù)輸入端的值，完善邏輯電路。（5分） 3．假定用EPROM實現(xiàn)原電路的邏輯功能，可畫出陣列邏輯圖如下：（5分）