《東南大學(xué)信息學(xué)院-計算機(jī)結(jié)構(gòu)與邏輯設(shè)計課件11(接口).ppt》由會員分享，可在線閱讀，更多相關(guān)《東南大學(xué)信息學(xué)院-計算機(jī)結(jié)構(gòu)與邏輯設(shè)計課件11(接口).ppt（49頁珍藏版）》請在裝配圖網(wǎng)上搜索。

計算機(jī)結(jié)構(gòu)與邏輯設(shè)計 強(qiáng)化班04級 第十一次課 測驗評述 A1DiA0DoR WCS 上圖為4 1集成存儲單元 試將其擴(kuò)展為8 2的存儲器 因為是Di和Do 所以是4 1而不是4 2 方法 先進(jìn)行位擴(kuò)展 構(gòu)成4 2再進(jìn)行字?jǐn)U展 構(gòu)成8 2 或相反 位擴(kuò)展 地址 控制端并聯(lián) 輸出端分別輸出 字?jǐn)U展 地址 R W端并聯(lián) 輸出端分別并聯(lián)用高位地址控制片選端 A2 A1A0R W 先字?jǐn)U展 4 1 8 1 再位擴(kuò)展 兩片電路 如片選 地址 相同 輸出分開 位擴(kuò)展片選 地址 不同 輸出并聯(lián) 字?jǐn)U展 Di0Do0 可以套用書上的畫法 A0A1 R W A2 Di0Di1Do0Do1 最多的錯誤 A0A1 R W A2 Di0Di1Do0Do1 1 相同的地址輸出并聯(lián)2 不同的地址輸出不同 更嚴(yán)重的錯誤 A0A1 R W A2 Di0Di1Do0Do1 A1D1A0D0R WCS 上圖為4 2集成存儲單元 試將其擴(kuò)展為8 4的存儲器 4 2指的是存儲器中存儲矩陣的容量 4是其地址數(shù) 若寫2 2 則是指地址碼位數(shù)為2 此處是D1和D0 不是Di和Do 現(xiàn)在的存儲器的輸入端和輸出端是公共的 即所謂I O端 方法 先進(jìn)行位擴(kuò)展 構(gòu)成4 4再進(jìn)行字?jǐn)U展 構(gòu)成8 4 或相反 位擴(kuò)展 地址 控制端并聯(lián) 輸出端分別輸出 字?jǐn)U展 地址 R W端并聯(lián) 輸出端分別并聯(lián)用高位地址控制片選端 A2 先字?jǐn)U展 4 2 8 2 再位擴(kuò)展 兩片電路 如片選 地址 相同 輸出分開 位擴(kuò)展片選 地址 不同 輸出并聯(lián) 字?jǐn)U展 D3D2 錯誤情況 將8 4做成了16 2 A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS D1D0 4 2 16 2 只作了字?jǐn)U展 未做位擴(kuò)展 A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS D3D2D1D0 4 2 8 4 1位地址碼變成了2位地址碼 A3A2 01時選中左邊 A3A2 10時選中右邊 然則A3A2 00或11時 二片皆不工作 電路無輸出 A1D1A0D0R WCS A1D1A0D0R WCS D3D2D1D0 1 A3 A3 0時D1D0有輸出D3D2無輸出 而A3 1時D1D0有輸出D3D2無輸出 輸出并非4位 且不相同 A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS D3D2D1D0 4 2 8 4 與前面一樣的錯誤 每一組用2只存儲器只相當(dāng)于一只存儲器 A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS A1D1A0D0R WCS D3D2D1D0 4 2 自學(xué)檢查 一 復(fù)習(xí)題 什么是存儲器的主要矛盾 如何解決 存儲器層次化管理的基本思想是什么 Memory cache Secondarymemory 使用層次化體系 應(yīng)在存儲器系統(tǒng)中應(yīng)增加哪些器件 CD TAPE CPU SECONDERYM MEMRY CACHE 材速容料度量 說出各存儲器的材料 速度和容量 命中率HIT的定義是什么 如何計算存儲器的存取時間 存儲器管理體系的主要思想是什么 什么是虛存 它要解決什么矛盾 怎樣解決 在采用虛存的計算機(jī)中 需要增加那些硬件電路 什么是終端 它有哪些形式 什么是啞終端 有哪些啞終端 解讀圖6 2該電路可用什么電路代替 解讀圖6 3為什么要安排延遲網(wǎng)絡(luò) 為什么用或門啟動 延遲網(wǎng)絡(luò)后面的觸發(fā)器起什么作用 復(fù)位信號的作用是什么 應(yīng)在何時加上來 學(xué)習(xí)總結(jié) 第五章 RAM的基本存儲原理基本結(jié)構(gòu) 結(jié)構(gòu) 譯碼方式 基本單元 DRAM SRAM 特點 存儲器的層次結(jié)構(gòu)存儲器的主要矛盾層次化結(jié)構(gòu)的基本思想 命中率的概念各級存儲器之間數(shù)據(jù)交換策略的電路實現(xiàn)虛擬存儲器的概念與電路實現(xiàn) 布置自學(xué)與實驗 自學(xué)內(nèi)容 自學(xué)范圍 第六章 6 2 數(shù)模轉(zhuǎn)換的基本原理數(shù)模轉(zhuǎn)換的常用方案開關(guān)樹 權(quán)電流電流激勵與電壓激勵的比較數(shù)模轉(zhuǎn)換的主要技術(shù)指標(biāo)定義 計算方法 自學(xué)內(nèi)容 思考題 模數(shù)轉(zhuǎn)換的過程采樣定理采樣 保持電路的基本原理模數(shù)轉(zhuǎn)換的主要技術(shù)指標(biāo)為什么數(shù)模轉(zhuǎn)換的分辨率為1 2n 1 而模數(shù)轉(zhuǎn)換的分辨率為1 2n 量化方式與量化誤差的關(guān)系 常見A D轉(zhuǎn)換方案原理性能應(yīng)用場合并行比較逐次逼近雙積分跟蹤 性能主要從速度 成本 分辨率等角度去討論 實驗的技巧 信號源的頻率的問題 頻率選擇的原則與實驗的目的相適應(yīng)與實驗的條件相適配便于觀察觀察險象寬度數(shù)十nS 掃描速度0 5 S 秒 T 2 S F 500kHzMAXPLUSII若信號選擇數(shù)十兆赫以上 周期只有幾十納秒 但電路的延遲就有幾個納秒 因而觀察很不舒服 nS TTL與CMOS 高電平低電平閾值電平輸入懸空TTL3 40 21 51CMOSVdd02 5禁止 測驗題 P 4235 44