《微型計(jì)算機(jī)原理答案》由會員分享，可在線閱讀，更多相關(guān)《微型計(jì)算機(jī)原理答案（21頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、微型機(jī)原理及接口技術(shù)參考答案 第一章 微型計(jì)算機(jī)系統(tǒng)慨論 一、 選擇填空題 1.B 2.B 3.D 4.C 5.C 6.A 7.A 8.A 9.C 10.B 11.D 1．分析：微處理器和微型計(jì)算機(jī)系統(tǒng)是微機(jī)三個(gè)層次的底層和最高層。 3.分析：此題是求最小值，所以必定是負(fù)數(shù)，符號位為1。補(bǔ)碼負(fù)數(shù)的特點(diǎn)是數(shù)值位對應(yīng)的真值越小，其絕對值越大，即負(fù)得越多，真值越小。所以，由4個(gè)1和4個(gè)0組成的補(bǔ)碼數(shù)中，真值最小的補(bǔ)碼數(shù)為：10000111，即真值為：-121。 4．分析：在微程序控制器中，每條指令的操作步驟由執(zhí)行一個(gè)微操作序列完成，每個(gè)微操作對應(yīng)一條微指令。所以，A、B均不合題意

2、。 5. 分析：計(jì)算機(jī)運(yùn)算的“溢出”與操作數(shù)的存儲格式（或表示方式）有關(guān)，只有C含有題意。需要說明的是任何類型的數(shù)據(jù)，無論定點(diǎn)數(shù)還是浮點(diǎn)數(shù)，其存儲格式一旦確定，它所能表示的數(shù)值范圍是有限的。 6. 分析：程序計(jì)數(shù)器存放下一條要執(zhí)行的指令的地址，而指令是預(yù)存在存儲器中的，所以它的位數(shù)取決于存儲器的容量。 7. 分析：有符號補(bǔ)碼數(shù)的擴(kuò)展，是用符號位充填高位，其真值保持不變。 9. 分析：無論是具有還是不具有指令流水線結(jié)構(gòu)的CPU，其指令的執(zhí)行時(shí)間主要取決于CPU的時(shí)鐘周期。 10. 分析：程序設(shè)計(jì)語言有機(jī)器語言、匯編語言和高級語言三個(gè)層次。機(jī)器語言和匯編語言是面向機(jī)器

3、的編程語言，統(tǒng)稱為低級語言。高級語言不依賴于具體機(jī)器，它是采用接近于習(xí)慣的自然語言和數(shù)學(xué)語言編寫程序。機(jī)器語言程序是計(jì)算機(jī)能直接識別和執(zhí)行的程序，而匯編語言和高級語言程序則是計(jì)算機(jī)不能直接識別和執(zhí)行的。需對匯編語言和高級語言程序進(jìn)行加工處理生成機(jī)器語言程序才能執(zhí)行，這一加工處理過程分別叫作匯編和編譯。 11．分析：Cache存儲器常采用高速SRAM，存取速度快，在CPU與內(nèi)存間設(shè)置這樣的存儲器可以保證CPU以盡可能快的速度與內(nèi)存打交道。 二、對錯(cuò)判斷題 1.× 2.√ 3.√ 4.× 1.分析：指令操作碼需顯式給出，但操作數(shù)可以是顯式的也可以是隱含的。 4.分析：運(yùn)算和控制功

4、能是任何微機(jī)處理器必不可少的功能。存儲功能也是微機(jī)處理器的功能之一，但不是必備的功能，如單片機(jī)有存儲功能，高檔微機(jī)80486、80586也含一定數(shù)量的Cache存儲器具有存儲功能。 三、 填空題 1． 程序計(jì)數(shù)器、字節(jié)數(shù)、轉(zhuǎn)移指令、調(diào)用指令、中斷指令 分析：計(jì)算機(jī)每讀一條指令，總是自動調(diào)整程序計(jì)數(shù)器到下一條指令的存放地址，只有遇到控制轉(zhuǎn)移類指令，才會改變指令的執(zhí)行順序。 2． 數(shù)據(jù)傳送與交換指令、算術(shù)與邏輯類指令、程序控制類指令 分析：一般計(jì)算機(jī)都包含數(shù)據(jù)傳送與交換指令，算術(shù)與邏輯類指令，程序控制類指令，輸入/輸出類指令和CPU控制類指令。但輸入/輸出類指令和CPU控制類指令不是

5、任何計(jì)算機(jī)必有的，如采用存儲器映象I/O編址方式的CPU（如MC6800/68020）可以沒有輸入/輸出類指令。而現(xiàn)代高檔微機(jī)則具有更豐富的指令種類，如串操作指令、位操作指令，甚至還包括與高級語言接口的指令。 第二章 存貯器 一、 選擇填空題 1.C 2.(B、C) 3.C 4.B 5.A 6.A 7.D 8.A 9.B 10.D 11.C 12.C 13.D 14.(B、C、A) 15.D 16.A 17.B 18.C 3. 分析： 由于，所以選C。 5. 分析：內(nèi)存存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)，訪問頻率高于磁盤，C和D不合題意；在采用Cache和內(nèi)存的存儲體系結(jié)構(gòu)中，CPU

6、總是先訪問Cache，只有未命中時(shí)才訪問內(nèi)存，B也不對。所以選A。 6. 分析：虛擬存儲器由存儲器管理機(jī)制以及一個(gè)大容量的外在支持。它是在存儲體系層次結(jié)構(gòu)基礎(chǔ)上，通過存儲器管理部件MMU，在外存和主存之間進(jìn)行虛擬地址和實(shí)地址間的變換的。 7. 分析：EPROM是紫外線可擦寫可編程ROM，可反復(fù)多次改寫，所以A和C不正確；EPROM的編程需外加編程電壓，不能在線隨機(jī)改寫，因而EPROM不是隨機(jī)讀寫存儲器，所以B也不正確。 8. 分析：內(nèi)存由ROM和RAM組成，答案C含硬盤容量不合題意；存儲器總?cè)萘颗c實(shí)際裝機(jī)容量是不同概念，此題答案B（16MB）為存儲器總?cè)萘恳膊缓项}意。 9. 分析：外存

7、是指磁盤、磁帶等用作后備存儲器的存儲媒介，斷電不丟失信息，其存取速度要比內(nèi)存慢，且外存信息須調(diào)入內(nèi)存才可被CPU訪問，所以A、C、D均不合題意。 10. 分析：直接尋址的范圍為： 二、對錯(cuò)判斷題 1.√ 2.× 3.× 4.× 5.× 6.× 7.× 8.× 9.√ 10.√ 11.√ 12.√ 13.× 14.√ 15.√ 2. 分析：80486片內(nèi)Cache寫內(nèi)存采用的是通寫法，但寫內(nèi)存“未命中”時(shí)，只寫內(nèi)存，而不寫Cache。 3. 分析：增加Cache的目的是為了解決CPU與主存儲器的速度不匹配問題。 4. 分析：ROM是只讀存儲器，其存儲的內(nèi)容在聯(lián)機(jī)操作時(shí)只能讀出

8、，不能寫入或被修改。而輸入/輸出緩沖區(qū)的內(nèi)容在輸入/輸出過程中是不斷變化的。所以ROM不能用作輸入/輸出緩沖區(qū)。 5. 分析：ROM和外存儲器（磁盤、磁帶等）即使電源關(guān)斷，其內(nèi)容也不會丟失，都是非易失性的存儲器。而隨機(jī)存儲器RAM，一旦電源關(guān)斷后，其內(nèi)容就會馬上丟失，是易失性存儲器。 6. 分析：動態(tài)RAM存儲器為了減少芯片的引腳，往往采用地址復(fù)用的方式。此題，動態(tài)RAM芯片MK4564即采用地址復(fù)用的方式，其容量為，其16位地址分二組（每組8位）由芯片的和信號選通送給芯片內(nèi)部的地址寄存器。 7. 分析：微程序設(shè)計(jì)計(jì)算機(jī)常用ROM作控制存儲器。但這并不是ROM的唯一用途。只要是運(yùn)行中固定

9、不變的程序和數(shù)據(jù)都可使用ROM來存取，如引導(dǎo)程序、監(jiān)控程序、常數(shù)、表格等都可用ROM存放。 8. 分析：只讀存儲器的種類很多，有ROM、PROM、EPROM和E2PROM等。其中ROM是在制造過程中一次性寫入內(nèi)容，用戶只能讀取數(shù)據(jù)；PROM是由用戶在使用前，一次性寫入內(nèi)容，一旦寫入也不能修改；但EPROM和E2PROM是可以被用戶反復(fù)多次寫入的，只是不能在工作過程中隨機(jī)寫入而已。 9. 分析：動態(tài)RAM存儲器的優(yōu)點(diǎn)是芯片集成度高，單個(gè)芯片的容量可以比靜態(tài)RAM高得多。另外，它的功耗也比靜態(tài)存儲器低的多。而靜態(tài)存儲器的顯著優(yōu)點(diǎn)是接口簡單，所以，當(dāng)存儲容量較小時(shí)一般使用靜態(tài)存儲器；而當(dāng)在存儲系

10、統(tǒng)的容量較大時(shí)，一般大于16KB宜選用動態(tài)RAM存儲器。 三、填空題 1. ① 存儲器中每個(gè)獨(dú)立地址所對應(yīng)的存儲空間，是計(jì)算機(jī)的基本存儲器單元，一般為一個(gè)字節(jié) ②存儲器所能容納的最大二進(jìn)制信息字節(jié)數(shù) ③存儲器單元對應(yīng)一個(gè)字節(jié)數(shù)據(jù)的地址編號 2． ①觸發(fā)器 ②電荷存儲器件（或電容） 3． ①有電荷泄漏（或電容漏電），需定期補(bǔ)充電荷 ② 集中式刷新 ③讀寫周期后刷新 ④隱含刷新 4．①64 ②256 5．①READY ②Tw 四、計(jì)算題 1．8086/8088CPU的地址總線為20位，其最大尋址空間為1MB，要將其

11、內(nèi)存擴(kuò)大到16MB，已超過了微處理器的地址線所能提供的最大尋址范圍，此時(shí)，可采用多存儲器模塊擴(kuò)充尋址法。具體思想是： ①將存儲器劃分為16個(gè)1MB地址容量的存儲器模塊。 ②每個(gè)模塊仍由20位地址總線控制，而每個(gè)存儲模塊的選擇，則由塊選控制邏輯提供的塊選控制信號決定。 ③訪問某一單元時(shí)，必須經(jīng)過二次譯碼：一次送出一個(gè)塊選控制信號，選中該存儲單元所在的模塊；二次譯碼選中該模塊的存儲單元，進(jìn)行讀寫操作。 對上述方法，要保證復(fù)位啟動能正常工作的方法是設(shè)置包含復(fù)位啟動地址FFF0H~FFFFFH在內(nèi)的各模塊的公共存儲區(qū)作為常選區(qū)，并復(fù)位程序設(shè)置于常選區(qū)，從而確保

12、復(fù)位啟動時(shí)能正常工作。 分析：擴(kuò)充尋址還可利用存儲器地址變換及管理單元（MMU）實(shí)現(xiàn)，其擴(kuò)充尋址的原理是利用MMU將來自CPU的m位地址變成n位（n>m）地址。前者m位地址稱為邏輯地址，后者n位地址稱為物理地址。變換方法是將邏輯地址的低位直接送入存儲器，作為物理地址的低位，而高位作為MMU內(nèi)部映象表的輸入；經(jīng)過映象變換后，將擴(kuò)充后的地址輸出，用作物理地址的高位。通過改變映象表，程序在不同時(shí)間可以訪問不同的物理存儲器模塊。 2．解： ①所需要的芯片數(shù)====128 ② 16K1位=1位，所以，片內(nèi)地址選擇線為：14根。 ③每8個(gè)芯片為一組構(gòu)成字節(jié)單元，所以，應(yīng)分為：128/8

13、=16個(gè)芯片組 3．解： 解：此題存儲容量為：BDFFFH–B2000H + 1 =C000H =48KB 每個(gè)芯片容量=B = 16KB 根據(jù)已知地址空間和芯片畫出RAM空間分配位圖，如圖4.7所示 由對RAM空間分配位圖分析可知，因給定存儲地址空間起始地址不是16KB的整數(shù)倍，雖然3個(gè)芯片的容量已夠，但仍需4片芯片。地址線設(shè)置可用： A19~ A14 參與片選譯碼 A12~ A0 用于選擇片內(nèi)存儲單元 但A13 因0#、3#芯片地址不連續(xù)、既要用于片內(nèi)地址選擇，又要參與片選譯碼。 具體方案可用門電路、也可用譯碼器芯片譯碼。而用譯碼器芯片時(shí)，譯碼方案也可多種。

14、假定用3-8譯碼器對A15~ A13 譯碼，用A19 ~ A16 作譯碼器使能端，需注意的是在此種情況下A13 仍需用作片內(nèi)地址選擇線。于是： ⑴ 存儲器連接如圖4.8所示。 ⑵填寫內(nèi)存的程序如下： MOV AX，0B200H MOV DS，AX ；給數(shù)據(jù)段寄存器賦初值 MOV SI，0 MOV CX，0C000H ；循環(huán)計(jì)數(shù)器賦初值 MOV AL，0 AGAIN：MOV [SI]，AL ；給內(nèi)存單元賦值 INC SI ；指向下

15、一存儲單元 INC AL ；AL內(nèi)容加1，當(dāng)（AL）=FFH時(shí)，加1將自動歸0 LOOP AGAIN HLT ⑶其他各位均正確，表明地址設(shè)置和譯碼電路是正確的，因此出現(xiàn)故障的原因可能是芯片內(nèi)部或外部數(shù)據(jù)總線的D3 位存在故障（如斷線等，使它恒為邏輯“1”）。 4． 第三章 I/O接口與總線 一、選擇填空題 1.D 2.B 3.C 4.（A、B） 5.C 6.B 7.（B、C、F）8.C 9.D 10.A 11.B 12.C 13.（A、B）14.A 1.

16、 分析：HOLD是總線保持輸入，這個(gè)信號有效，表示請求80X86交出總線控制權(quán)。若CPU響應(yīng)HOLD請求，則表示CPU交出總線控制權(quán)。所以只有答案D正確。 4. 分析：輸入時(shí)準(zhǔn)備好的含義是指要輸入的數(shù)據(jù)已穩(wěn)定地存入數(shù)據(jù)緩存器中；輸出時(shí)，準(zhǔn)備好則是指輸出數(shù)據(jù)緩存器已被外設(shè)取空。 5. 分析：80X86既可采用隔離I/O編址方式，也可采用存儲器映象編址方式。 7. 分析：PC/XT總線采用的是同步總線協(xié)定（READY固定有效），基本總線周期由4個(gè)時(shí)需插入Tw，所以為存儲器讀寫操作。 8. 分析：統(tǒng)一編址方式即為存儲器映象編址方式，獨(dú)立編址方式即為隔離I/O編址方式。 9. 分析：用無條件

17、傳送時(shí)，狀態(tài)寄存器也可以省去。 二、對錯(cuò)判斷題 1.× 2.√ 3.√ 4.√ 5.× 6.√ 7.√ 8.× 9.√ 1. 分析：計(jì)算機(jī)的速度與主頻、機(jī)器周期及平均指令周期等因素有關(guān)。不一定主頻越高的機(jī)器其速度就一定越快。 2. 分析：I/O端口與主存單元統(tǒng)一編址時(shí)，I/O端口即是主存空間的一部分，因而作為存儲單元的I/O端口可通過存儲器訪問指令來訪問，所以在計(jì)算機(jī)的指令系統(tǒng)中可以不設(shè)專門的I/O指令，如MC6800/68020就沒有專門的I/O指令。 5. 分析：DMA式、中斷驅(qū)動式和程序查詢式的優(yōu)劣不能一概而論，在一些對實(shí)時(shí)性要求不高的小型數(shù)據(jù)采集系統(tǒng)中，使用程序查詢式同步

18、控制方式，可能比使用DMA式或中斷驅(qū)動式獲得更高的性能價(jià)格比。 三、填空題 1．①數(shù)據(jù)信息，②地址信息，③控制信息，④雙向（CPU到I/O或I/O到CPU），⑤單向（CPU到I/O）， ⑥整體是雙向（CPU到I/O或I/O到CPU），對具體信號線是單向（或者CPU到I/O，或者I/O到CPU） 2．①I/O數(shù)據(jù)緩存器②地址譯碼器③讀/寫控制邏輯。 3．①數(shù)字量，②模擬量，③開關(guān)量，④脈沖量 4．①=65536 ②0 ~ 65534（-2） 5．①I/O讀，②20H號端口地址，③④20H號端口中的數(shù)據(jù) 6．控制插入Tw 等待狀態(tài) 7． ①并行接口，②串行接口 8．①單字節(jié)

19、方式，②字組方式，③連續(xù)方式 9．①寄存器組，②控制邏輯 10．①作為微機(jī)與外設(shè)傳遞數(shù)據(jù)的緩沖站；②正確尋址與微機(jī)交換數(shù)據(jù)的外設(shè)；③提供微型機(jī)與外設(shè)間數(shù)據(jù)所需的控制邏輯和狀態(tài)信號。 11．①被傳送數(shù)據(jù)的首地址，②傳送數(shù)據(jù)塊的長度，③DMA的操作類型。 第四章 中斷與中斷控制 一、選擇填空題 1.B 2.B 3.（A、D）4.A 5.C 6.C 7.A 8.A 9.（B、C、D） 10.A 11.（A、C、D）12.（A、B、C、D） 13.C 14.A 15.B 16.A 17.C 18.C 19.B 20.C 21.B 1. 分析：答案A、C顯然不合

20、題意。答案D的含義是允許高優(yōu)先級中斷打斷低優(yōu)先級中斷的服務(wù)過程，不能改變中斷事件的響應(yīng)次序。只有通過屏蔽某些高優(yōu)先級中斷的請求，才能使某些低優(yōu)先級中斷的請求被優(yōu)先響應(yīng)，從而改變中斷事件的響應(yīng)次序。 2. 分析：中斷服務(wù)寄存器ISR的功能是寄存當(dāng)前正在服務(wù)的中斷級，并封鎖同級或低級的中斷請求被響應(yīng)，因此，中斷服務(wù)程序結(jié)束時(shí)要用EOI命令清除該中斷在ISR中的對應(yīng)位，以開放同級或低級中斷。 3. 分析：初始化命令I(lǐng)CW3的功能是設(shè)置級聯(lián)控制方式。對主片，各位對應(yīng)IR0 ~IR7的連接情況，此題給定的條件是IR2、IR5接有從片，所以控制字為00100100B=24H。對從片，ICW3高5位為0

21、，低三位是對應(yīng)主片IRi的編碼，所以接IR2的從片控制字為00000010B=02H，接IR5的從片控制字為00000101B=05H。 4. 分析：可用排除法選擇：對CS：IP的壓棧原則是CS在先，IP在后（保持CS在高地址字單元，IP在低地址字單元），所以答案C和D可排除；而FR需先于斷點(diǎn)地址保護(hù)，所以選A。 5. 分析：80X86的中斷優(yōu)選權(quán)的順序?yàn)椋撼龁尾街袛嗤獾膬?nèi)部中斷、NMI、INTR、單步中斷。 6. 分析：中斷向量是中斷服務(wù)程序入口地址，中斷向量地址是存放中斷向量的存儲單元地址。 7. 分析：8259A級聯(lián)使用時(shí)，主8259A利用CAS2 –CAS0輸出被響應(yīng)的從片的編

22、碼，從8259A則利用CAS2 –CAS0信號輸入，判別主片輸出的編碼是否與本片設(shè)置的編碼相同，若是，表明當(dāng)前響應(yīng)的是本片發(fā)出的中斷，于是在第二個(gè)中斷響應(yīng)周期中輸出自己的中斷向量號至數(shù)據(jù)總線上。 8. 分析：操作命令字OCW既可在8259A正常操作開始前寫入，也可以在正常操作開始后寫入或操作過程中重新改寫。 9. 分析：當(dāng)8259A設(shè)置為自動中斷結(jié)束方式時(shí)，在CPU發(fā)出第二個(gè)中斷響應(yīng)信號 時(shí)，8259A會自動清除ISR中對應(yīng)位，不能實(shí)現(xiàn)全嵌套方式工作，所以答案B給出的條件要滿足，答案C、答案D給出的條件也要滿足。 10. 分析：8086的中斷源分為外部中斷源和內(nèi)部中斷源，分別對應(yīng)外部和內(nèi)

23、部中斷。答案B給出的都外部中斷，答案C、D給出的都內(nèi)部中斷，均不合題意。 二、對錯(cuò)判斷題 1.× 2.√ 3.× 4.× 5.√ 6.√ 7.× 8.× 9.× 10.√ 11.√ 12.× 1. 分析：非屏蔽中斷不受CPU內(nèi)部的中斷允許標(biāo)志IF的控制。 3. 分析：失效中斷返回引起失效的指令，重新啟動并執(zhí)行之。 4. 分析：對于可屏蔽中斷的嵌套處理原則是允許高級中斷打斷低級中斷，不允許同級中斷相互打斷，也不允許低級中斷打斷高級中斷。 5. 分析：將IF清零是為了加強(qiáng)能夠在中斷響應(yīng)過程中暫時(shí)屏蔽外部其他中斷，以免還沒有完成對當(dāng)前中斷的響應(yīng)過程（包括保護(hù)現(xiàn)場等）又被另一個(gè)中斷請

24、求打斷。清除IF是為了避免CPU以單步方式執(zhí)行中斷處理程序。 三、填空題 1．①00070H，②00073H，③4 2．①8，②43 分析：6片級聯(lián)時(shí)，一個(gè)為主片，5個(gè)主從片。主片的5個(gè)中斷級用于級聯(lián)，剩下3個(gè)可管理3級中斷，所以6片級聯(lián)最多可管理：58+3=43級中斷。 3．①256，②矢量地址=中斷類型碼4，③00000H ~ 003FFH 4．①2，②中斷類型碼（中斷向量號） 5．①由硬件判優(yōu)（向量式中斷）；②由CPU獲取中斷類型碼并據(jù)此計(jì)算中斷向量地址而轉(zhuǎn)入中斷服務(wù)程序。 6．①60，②IR6 分析：62H=0110010B，A0接向地址總線A1，說明此端口為

25、奇端口，另一個(gè)端口為偶端口，對應(yīng)地址總線A1=0，所以端口地址=01100000B=60H。86H=10000110B，低3位對應(yīng)的是接8259A的IR端的編碼，即接IR6。 7．①中斷請求，②中斷判優(yōu)，③中斷處理，④中斷處理，⑤中斷返回。 8．①8，②電平觸發(fā)，③邊沿觸發(fā) 9．①20H，②00H，③10H，④00H，⑤01H 10．①INTR，②NIM，③是否可屏蔽 11．①軟件，②硬件 12．①電平觸發(fā)，②邊沿觸發(fā) 13．①IF=1，②有中斷請求，③現(xiàn)行指令執(zhí)行完畢 14．①自動EOI ②D4和D3 15．①實(shí)現(xiàn)中斷及返回，②能實(shí)現(xiàn)優(yōu)先權(quán)排隊(duì)，③高級中斷源能夠打斷低級的中

26、斷處理 16．高電平 17．①寄存所有要求服務(wù)的中斷請求，②寄存所有正在被服務(wù)的中斷級 四、計(jì)算題 1.解:連接圖如6.19圖 MOV DX，0E00H MOV AL，13H OUT DX，AL INC DX MOV AL，40H OUT DX，AL MOV AL，01H OUT DX，AL 第五章 定時(shí)器/計(jì)數(shù)器電路 一、填空題 1. CLK 2. ①3；② 計(jì)數(shù)器0、計(jì)數(shù)器1和計(jì)數(shù)器2；③4； ④端口地址線A1A0 3.

27、 ①先讀寫低字節(jié)，再讀寫高字節(jié)；②2 4.09C4H 分析：作定時(shí)器用時(shí)，計(jì)數(shù)初值即定時(shí)系數(shù)應(yīng)根據(jù)要求定時(shí)的時(shí)間和時(shí)鐘脈沖周期進(jìn)行如下?lián)Q算： 計(jì)數(shù)初值== 此題：計(jì)數(shù)初值==2500=09C4H 5. ①方式2；②計(jì)數(shù)初值的大小 分析：方式2也稱為周期性定時(shí)器工作方式 6. ①為定時(shí)器/計(jì)數(shù)器提供計(jì)數(shù)脈沖輸入；②控制計(jì)數(shù)過程的啟/停 7. ①31.25；②38 8. ①D5D4；②00 9. ①工作方式控制字；②計(jì)數(shù)初值 10. 0.1ms 分析：=1MHz，===10KHz 所以: ===0.1ms 二、選擇填空題 1.C 2.D 3.C

28、4.A 5.D 6.（B、C） 7.（A、B） 8.A 9.B 10.B 11.B 12.C 13.D 1. 分析：在8253的計(jì)數(shù)過程中，若要讀取計(jì)數(shù)工作單元（CE）的當(dāng)前計(jì)數(shù)值時(shí)，必須寫入一個(gè)鎖存命令，將CE的內(nèi)容鎖存于OL，然后再讀出OL的內(nèi)容，經(jīng)鎖存后的OL內(nèi)容將一直保存至CPU讀出為止。在讀出后，OL的內(nèi)容又跟隨CE變化。 與8253相比，計(jì)數(shù)過程中若要讀取8254計(jì)數(shù)工作單元（CE）的當(dāng)前計(jì)數(shù)值時(shí)，有兩種方法：一是通過鎖存命令，二是通過讀回命令將CE的內(nèi)容鎖存于OL后再讀出。無論是8253還是8254，還必須注意如下幾點(diǎn)： ①CE也不能直接寫。只能通過寫計(jì)數(shù)初值

29、寄存器（CR）實(shí)現(xiàn)對CE初值的修改； ②8254狀態(tài)寄存器（SR）也不能直接讀，必須先寫讀回命令，將SR的內(nèi)容鎖存于狀態(tài)鎖存器（SL），再通過讀SL來實(shí)現(xiàn)； ③CE、CR和OL都是16位，對CR寫入和對OL讀出可分高、低字節(jié)兩次讀/寫完成，也可只讀/寫高字節(jié)或低字節(jié)一次完成，取決于初始化編程設(shè)置的控制字 2. 分析：8253可編程計(jì)數(shù)器/定時(shí)器的三個(gè)計(jì)數(shù)通道可以分別工作在不同的6種方式。如果CPU裝入新的計(jì)數(shù)值，有的工作方式將立即影響本次計(jì)數(shù)過程，如方式0和方式4；有的將等待本次計(jì)數(shù)過程結(jié)束才有效，如方式2和方式3；而有的工作方式將由外部的觸發(fā)信號觸發(fā)后才有效。 3. 分析：8254/

30、8253工作在不同的工作方式時(shí)，OUT端輸出的波型各不相同。因此，寫入控制字后，OUT輸出端有的變?yōu)楦唠娖?，有的則變?yōu)榈碗娖健Ｋ源鸢窤、B、D均不正確。 4. 分析：若通道的計(jì)數(shù)值和狀態(tài)值均已鎖存，則不管先鎖存的是計(jì)數(shù)值還是狀態(tài)值，該通道第一次讀出的都是狀態(tài)值。 6. 分析：8253在計(jì)數(shù)過程中，改變計(jì)數(shù)初值，方式0、4是從下一個(gè)時(shí)鐘脈沖開始以新的計(jì)數(shù)值計(jì)數(shù)，方式2、3是從下一計(jì)數(shù)周期開始以新的計(jì)數(shù)值計(jì)數(shù)，方式1、5則須外部GATE信號觸發(fā)后新的計(jì)數(shù)值才能有效。 7. 分析：8253芯片的GATE信號的作用是控制計(jì)數(shù)過程的啟停。在方式0、2、3、4下，GATE=1，允許計(jì)數(shù)；在方式1、

31、2、3、4下，GATE上升沿將重新啟動計(jì)數(shù)。 三、對錯(cuò)判斷題 1.√ 2.√ 3.× 4.√ 5.√ 3. 分析：連續(xù)向8254發(fā)出多個(gè)讀回命令鎖存某通道計(jì)數(shù)值，若中間未讀出，則8254實(shí)際鎖存的是第一個(gè)讀回命令鎖存的計(jì)數(shù)值。 四、計(jì)算題 1. 解:由題意可知:外部時(shí)鐘周期==1 欲使8253產(chǎn)生周期為1s的對稱方波,8253要工作在方式3,計(jì)數(shù)初值為: 計(jì)數(shù)初值== 該數(shù)值超出了8253一個(gè)計(jì)數(shù)器通道的最大計(jì)數(shù)值65536.因此,要在不增加硬件芯片的情況下,產(chǎn)生周期為1s的對稱方波,可像圖7.9所示的那樣,采用將8253兩個(gè)計(jì)數(shù)通道串聯(lián)的方法來實(shí)現(xiàn). 通道

32、0工作在方式3(或方式2),對1MHz 的時(shí)鐘計(jì)數(shù),產(chǎn)生周期為1ms的分頻信號從OUT0 上輸出。通道1工作在方式3，對OUT0輸出的周期為1ms的信號計(jì)數(shù),產(chǎn)生周期為1s的對稱方波. 2. 依題意畫出具有、CLK、OUT引腳的時(shí)序的示意圖中圖7.11。 端口地址為058H ~ 05BH，計(jì)數(shù)器0工作在方式3。 計(jì)數(shù)初值==65384，由此可寫出初始化程序： MOV AL，00110110B MOV DX，05BH OUT DX，AL MOV AX，65384 MOV DX，058H OUT

33、 DX，AL MOV AL，AH OUT DX，AL 3．解： ⑴ ===0 .4，所以，該通道的最大定時(shí)時(shí)間為： 655360.4=26214.4=26.2144 ⑵此題要產(chǎn)生4個(gè)偶端口地址，所以A0要參入高端地址譯碼，并使A0=0。電路如圖所示： ⑶計(jì)數(shù)初值==12500 初始化程序如下： MOV AL，34H OUT 96H，AL MOV AX，12500 OUT 90H，AL MOV AH，AL OUT 90H，AL ⑷ 要實(shí)現(xiàn)1s定時(shí)已超出了一個(gè)通道的最大定時(shí)時(shí)間，需采用多個(gè)通道串接，如圖7.14所示。通道0工作

34、于方式2，對頻率為2.5MHz時(shí)鐘計(jì)數(shù)，在OUT0產(chǎn)生周期為5ms的周期性脈沖信號，通道1工作于方式2，再對OUT0輸出的5ms周期性脈沖信號計(jì)數(shù)，產(chǎn)生1s的定時(shí)中斷信號，此時(shí)，通道1計(jì)數(shù)初值為：=200。 4． 解：實(shí)現(xiàn)此包裝流水線控制系統(tǒng)定時(shí)的思路是利用8254/8253的一個(gè)通道作為計(jì)數(shù)器，用作24罐的計(jì)數(shù)。用8254/8253的另一個(gè)通道作為定時(shí)器，用作2s定時(shí)。用計(jì)數(shù)器通道輸出的負(fù)脈沖的上升沿定時(shí)器通道作2s定時(shí)，同時(shí)使流水線暫停；用定時(shí)器通道的定時(shí)時(shí)間到的信號，重新啟動流水線。 具體的實(shí)現(xiàn)方法可考慮為：利用8254/8253的通道0作為計(jì)數(shù)器，用作24罐的計(jì)數(shù)。用8

35、254/8253的通道1作為定時(shí)器，用作2s定時(shí)。計(jì)數(shù)器可選用方式2，方式控制字為14H，計(jì)數(shù)初值為24，即18H。利用流水線的傳感器得到啤酒的計(jì)數(shù)脈沖，加到8253的CLK0端（GATE0=“1”）。當(dāng)計(jì)數(shù)值達(dá)到23時(shí)，通道0的輸出OUT0為低電平，在第24個(gè)啤酒通過流水線的傳感器時(shí)，通道0的輸出端OUT0變?yōu)楦唠娖?，利用該OUT0的上升沿來觸發(fā)通道1的2s定時(shí)器開始定時(shí)，同時(shí)使流水線暫停。 通道1的計(jì)數(shù)器可選用方式1，CLK1接1KHz的時(shí)鐘信號。則通道1： 計(jì)數(shù)值為===2000，方式控制字為72H。 將通道0的輸出OUT0接到通道1的GATE1上，在OUT0的上升沿的觸發(fā)下，通道

36、1的輸出OUT1變?yōu)榈碗娖?，使流水線暫停，在2s定時(shí)時(shí)間到時(shí)，OUT1變?yōu)楦唠娖?，使流水線重新啟動。流水線啟動后，啤酒經(jīng)傳感器輸入脈沖到通道0的計(jì)數(shù)器，又開始24個(gè)啤酒的計(jì)數(shù)，重復(fù)以上的工作過程。 8253的初始化程序段如下： MOV AL，14H ；通道0方式2，二進(jìn)制計(jì)數(shù) MOV DX，663H OUT DX，AL MOV AL，18H ；寫入計(jì)數(shù)器0的初值 MOV DX，660H OUT DX，AL MOV AL，72H ；通道1方式1

37、 MOV DX，663H OUT DX，AL MOV AL，2000 ；寫入計(jì)數(shù)器1的初值 MOV DX，661H OUT DX，AL MOV AL，AH OUT DX，AL 5．8253計(jì)數(shù)通道0的初始化程序，即通道0方式1工作，采用BCD計(jì)數(shù)，計(jì)數(shù)初值=5080。 6．MOV AL，0B6H ；通道2方式3、二進(jìn)制計(jì)數(shù) MOV DX，3F3H OUT DX，AL MOV AX，10000 MOV DX，3F2H

38、 OUT DX，AL ；寫低8位 MOV AL，AH OUT DX，AL ；寫高8位 7． 8253宜選用方式0最為合適，具體實(shí)現(xiàn)可選7.13圖所示方案。 MOV AL，35H ；通道0方式2，BCD計(jì)數(shù) MOV DX，333H OUT DX，AL MOV AL，90H ；寫入通道0計(jì)數(shù)初值（1190） MOV DX，330H OUT DX，11H OUT DX，AL MOV AL，71H ；通道1方式0，BCD計(jì)數(shù) MOV DX， 333H OUT DX，AL MOV DX，331H MOV AL，

39、00H ；寫入通道1初值低8位 OUT DX，AL MOV AL，10H ；寫入通道1初值高8位 OUT DX，AL 8． MOV AL，34H ；通道0方式2、二進(jìn)制計(jì)數(shù) OUT 33H，AL MOV AX，TIME0；取通道0計(jì)數(shù)初值 OUT 30H，AL ；寫通道0計(jì)數(shù)初值低8位 MOV AL，AH OUT 30H，AL ；寫通道0計(jì)數(shù)初值高8位 MOV AL，74H OUT 33H，AL MOV AX，TIME1 ；取通道1計(jì)數(shù)初值 OUT 31H，AL ；寫

40、通道1計(jì)數(shù)初值低8位 MOV AL，AH OUT 31H，AL ；寫通道1計(jì)數(shù)初值高8位 CLI ；關(guān)中斷 XOR AX，AX MOV DS，AX ；（DS）=0 MOV AX，[60H] ；取中斷處理程序IP值 MOV [28H]，AX ；填OAH號中斷向量IP值 MOV AX，[62H]；取中斷處理程序CS值 MOV [2AH]，AX ；填OAH號中斷向量CS值 STI ；開中斷 第六章 并行接口與基本人機(jī)交互接口

41、一、填空題 1．①A口和C口的上半部分(PC7 ~ PC4) ；②B口和C口的下半部分(PC3 ~ PC0) 分析：8255A的內(nèi)部控制部分包括A組和B組控制部件，A組控制電路控制端口A和端口C的上半部分，B組控制電路控制端口B和端口C的下半部分。每組控制部件從讀/寫控制邏輯接受各種命令，從內(nèi)部數(shù)據(jù)總線接收控制字，并發(fā)出適當(dāng)?shù)拿畹较鄳?yīng)的I/O端口，以確定各個(gè)端口的工作方式。 2．①3；②方式0、方式1和方式2；③2；④方式0和方式1；⑤方式0或方式1 分析：8255A的A組和B組可以通過程序分別設(shè)置工作于不同的工作方式組合，在此要注意只有A組能工作于方式2。 3．方式0 分析：

42、A口工作在方式1或方式2時(shí)，均要使用PC4 – PC7中部分或全部信號線作為固定的應(yīng)答信號線和中斷請求線。此題PC4 –PC7全部為輸出線，說明A口工作時(shí)無固定的應(yīng)答控制線，由此判斷A口只能工作在方式0。 4．A、B和C 5．和IBF 6．①“0”；②“1”；③“0”；④“0”；⑤“1” 7． ①8,②2 分析：如果采用線性鍵盤結(jié)構(gòu)，64個(gè)鍵就是64位。因此需要8個(gè)8位的端口。如果采用矩陣鍵盤結(jié)構(gòu)，用88矩陣結(jié)構(gòu)，則只需要兩個(gè)端口，一個(gè)用作行/列輸出，一個(gè)用作列/行輸入。 8．C 9. ①中斷允許位，②C口置/復(fù)位控制字。 二、選擇填空題 1.B 2.（B、C） 3.

43、C 4.（A、A、D、B、A） 5.C 6.C 7.D 8.D 9.B 10.A 11.B 12.B 13.C 14.C 15.D 16.A 1. 分析：無論并行接口還是串行接口，接口與MPU之間的數(shù)據(jù)傳輸都是并行的。 3. 分析：根據(jù)題意：8255A使用地址總線A1、A0選擇端口，A口地址為0F4H。當(dāng)CPU訪問0F7H端口時(shí)，A1A0=11，而0F7H端口的高端地址與0F4H端口的高端地址完全相同，說明8255被選中，即0F7H為8255控制寄存器端口地址。 4. 分析：根據(jù)圖中打印機(jī)與8255A的握手信號線的連接關(guān)系，可知8255A并沒有用固定的應(yīng)答線，也未使用中斷，所以口A

44、只可能工作在方式0；而口C在作為一個(gè)獨(dú)立端口時(shí)，只有方式0一種工作方式。所以A口、C口均工作方式0。在方式0下，I/O同步控制方式可以是無條件傳送或查詢式傳送，由圖中打印機(jī)與8255A使用兩條非固定握手信號線，可知I/O同步控制方式是查詢式，即只有打印機(jī)非“忙”時(shí)，才能輸出數(shù)據(jù)。關(guān)于口地址的計(jì)算方法參見上題，但此題中要注意：最低兩位地址線A1A0并沒有對應(yīng)地接到芯片的內(nèi)部端口選擇線A1A0上，而是顛倒了順序。 5. 分析：8255A在方式1下，無論輸入還是輸出均使用二根握手聯(lián)絡(luò)信號，輸入使用 和IBF；而輸出使用和。 6. 分析：8255A方式控制字最高為D7固定為1，所以答案C正確。

45、7. 分析：當(dāng)外部輸入設(shè)備通過工作在方式1的8255A與CPU相連接時(shí)，如果外部設(shè)備的輸入數(shù)據(jù)已經(jīng)送到端口的數(shù)據(jù)輸入緩沖器鎖存，則IBF變高，此時(shí)若中斷是允許的，即INTE為高時(shí)，則INTR也變高，可通過INTR向CPU發(fā)出中斷請求或查詢INTR狀態(tài)，來判明外設(shè)數(shù)據(jù)是否準(zhǔn)備好，所以選D。 8. 分析：當(dāng)8255A的端口A和端口B都工作在方式1輸入時(shí)，端口C的PC0 ~PC5被固定作為端口A和端口B的聯(lián)絡(luò)控制信號使用。而PC7和PC6兩位沒有專門指定用途，可以設(shè)定為輸入或輸出使用。 三、對錯(cuò)判斷題 ×××√× ×√× 1. 分析：8255A工作于方式2時(shí)，B口只能工作在方式1或

46、方式0。 2. 分析：鍵盤、顯示器、打印機(jī)等人機(jī)交互設(shè)備的數(shù)據(jù)緩沖區(qū)采用的是隊(duì)列結(jié)構(gòu)，其進(jìn)出原則是先進(jìn)先出。 3. 分析：8255的狀態(tài)字應(yīng)通過讀C端口獲得。 第七章 串行通訊接口 一、填空題 1．RS-232C異步串行通訊接口 2．①起始位；②“0”；③8 3．①重疊錯(cuò)；②奇偶錯(cuò)；③幀格式錯(cuò) 分析： 重疊錯(cuò)是指CPU未及時(shí)讀走接受緩沖器的輸入字符，接受端又接受到新數(shù)據(jù)引起的錯(cuò)誤；奇偶錯(cuò)指接受到的數(shù)據(jù)中1的個(gè)數(shù)與規(guī)定的偶數(shù)個(gè)或奇數(shù)個(gè)不符；幀格式錯(cuò)指出接受到的數(shù)據(jù)沒有正確的停止位。 4．①300bps；②1200 bps；③19200 bps 分析

47、： 、分別是發(fā)送器和接受器時(shí)鐘，它們分別控制發(fā)送和接受字符的速度。在同步模式時(shí)，、的頻率相同為數(shù)據(jù)傳輸?shù)牟ㄌ芈剩辉诋惒椒绞较?，、的頻率與波特率的關(guān)系為：時(shí)鐘頻率 = n 波特率；n是波特因子，可編程選取為1、16、64。 5．①異步串行通信和同步串行通信；②單工方式、半雙工方式和全雙工方式 6．當(dāng)傳輸距離與傳輸速率發(fā)生矛盾時(shí)，讓數(shù)字信號直接在傳輸線上傳送，信號會發(fā)生畸變和失真 7． 4.2667 分析：位周期=（秒），總碼元數(shù)=1021024=2048（位） 所以，所需時(shí)間=位周期總碼元數(shù)=20480=4.2667（秒） 8．①RxD，②接收數(shù)據(jù)，③CPU，④TxD

48、9．①字符，②起始位，③1，④低電平“0” 10. ①停止位；②1位、或2位；③高電平“1” 11. ①請求發(fā)送；②清除發(fā)送 12. ①輸入；②輸出 13. RxRDY 二、選擇題 1.B 2.B 3.C 4.A 5.C 6.D 7.D 8.C 9.B 10.D 11.B 12.A 13.C 14.C 15.B 2.分析：波特率是指單位時(shí)間內(nèi)傳送的有效二進(jìn)制數(shù)據(jù)位數(shù)，故A錯(cuò)；收/發(fā)時(shí)鐘頻率與波特率通常有下列關(guān)系：收/發(fā)時(shí)鐘=n波特率，n稱為波特率因子，故C錯(cuò)；作為一種標(biāo)準(zhǔn)，國際上規(guī)定了一個(gè)標(biāo)準(zhǔn)的波特率系列為：110、300、1200、2400、4800、9600和1920

49、0，所以64bps不是標(biāo)準(zhǔn)波特率，故D錯(cuò)；根據(jù)異步串行通信協(xié)議規(guī)定的數(shù)據(jù)信息格式，一般每幀信息可由7~12位組成，故B是對的。 3. 分析：串行通訊至少需要2根導(dǎo)線，即1根傳輸線和一根地線，所以A錯(cuò)；半雙工的含義是指數(shù)據(jù)可以從分時(shí)地在兩個(gè)不同的方向傳送，所以B錯(cuò)；同步串行通訊為保證字符與字符間、字符內(nèi)位與位之間嚴(yán)格同步，發(fā)、收雙方必須使用同一時(shí)鐘源，所以D的說法也不正確；唯有C的說法是正確的。 4. 分析：兩臺PC機(jī)通過其串行接口直接通信時(shí)，有兩種接法，即8線連接法和三線連接法。8線連接法使用TXD、RXD、、、、、PGND（保護(hù)地）和GND（信號地）這8根基本信號線，主要采用反饋

50、與交叉連接相結(jié)合的方法（TXD與RXD、與交叉相連、與反饋相連）。三線連接法只需用到發(fā)送數(shù)據(jù)線TXD、接收數(shù)據(jù)線RXD和信號地GND三根信號線、TXD與RXD也采用交叉相連。 5. 分析：異步通信中，發(fā)送設(shè)備常通過保持發(fā)送輸出端為“空號”來通知接收端發(fā)送已終止，接收端一旦連續(xù)接收到“空號”（BREAK序列）的時(shí)間已超過由起始位到停止位的一個(gè)完整字符傳輸時(shí)間，即可識別出發(fā)送端已終止發(fā)送。 8. 分析：RS-232-C接口采用的是負(fù)邏輯（EIA電平），其邏輯電平定義如下： 邏輯“0”：+3V ~ +15V 邏輯“1”：-3V~ -15V 三、對錯(cuò)判斷題 1.√ 2.√

51、 3.√ 4.√ 5.× 6.× 7.√ 8.× 9.√ 10.√ 11.√ 12.× 13.√ 14.√ 15.× 5. 分析：采用串行數(shù)據(jù)通信時(shí)，數(shù)據(jù)在傳輸線上是一位一位的傳輸，但并非需要等到接受端收到上一位數(shù)據(jù)后才能送出下一位數(shù)據(jù)。 6. 分析：盡管RS-232C接口使用的也是數(shù)字邏輯信號，但RS-232C電平與TTL/CMOS電平不兼容，故與兩者連接時(shí)，必須進(jìn)行電平轉(zhuǎn)換，而不能直接連接。 7. 分析：調(diào)制解調(diào)器是一個(gè)兼具調(diào)制和解調(diào)功能的組合器件，調(diào)制是把數(shù)字信號轉(zhuǎn)換為適合在電話線路上傳送的音頻模擬信號，而解調(diào)是將傳輸線上的音頻模擬信號還原為數(shù)字信號。 四、計(jì)算題 1．

52、解：由題可知，每發(fā)送一個(gè)字符，實(shí)際需發(fā)送1個(gè)起始位，8個(gè)信息位，1個(gè)奇偶校驗(yàn)位和2個(gè)停止位，即每發(fā)送一個(gè)字符，實(shí)際需發(fā)送1+8+1+2=12個(gè)二進(jìn)制位。所以： 每秒能傳輸?shù)淖畲笞址麛?shù)===800（字符/秒） 2． 此題是遠(yuǎn)距離通信，若讓數(shù)據(jù)通過串行接口直接在傳輸線上傳送，容易產(chǎn)生信號畸變和失真。所以，遠(yuǎn)距離通信時(shí)，常在通信線路上引入調(diào)制、解調(diào)設(shè)備（通常是調(diào)制解調(diào)器MODEM），即發(fā)送方使用調(diào)制器把要傳送的數(shù)字信號轉(zhuǎn)換為適合在線路上傳輸?shù)囊纛l模擬信號；接收端使用解調(diào)器從線路上測出這個(gè)模擬信號，并還原成數(shù)字信號。通信示意圖如圖9.3所示。 第八章 模擬I/O接口 一、選擇填空題

53、BBCDB DBDBC CCAAC 1. 分析：逐次逼近式ADC的轉(zhuǎn)換時(shí)間主要與ADC的位數(shù)有關(guān)，而與模擬輸入電壓大小無關(guān)，n位ADC的分辨率為。 2. 分析：基準(zhǔn)電源、解碼網(wǎng)絡(luò)、運(yùn)算運(yùn)大器和輸入數(shù)據(jù)緩存器都D/A轉(zhuǎn)換器的基本組成部件，但運(yùn)算運(yùn)大器和輸入數(shù)據(jù)緩存器不是所有DAC芯片必不可少的基本組成部件。有些以電流形式輸出的芯片（如DAC0832、DAC1210）不含運(yùn)算運(yùn)大器，若要以電壓形式輸出，則要外加運(yùn)算運(yùn)大器；而有些芯片則沒有輸入數(shù)據(jù)緩存器，這時(shí)DAC就不能與MPU直接相連，要通過接口才能與MPU相連。只有解碼網(wǎng)絡(luò)和基準(zhǔn)電源是各種D/A轉(zhuǎn)換器芯片中必不可少的基本組成部件

54、。 3. 分析：線性誤差是指實(shí)際輸出與理想輸出的最大差值。在本題中，線性誤差值為： 輸入數(shù)字量0CH對應(yīng)的理想輸出為： 實(shí)際輸出為：7.50.28V，即7.22~ 7.78，所以上述答案只有C符合要求。 4. 分析：DAC的精度特性常用滿量程電壓VFS的百分?jǐn)?shù)、最低有效位LSB的分?jǐn)?shù)和二進(jìn)制位數(shù)的形式給出。 精度為百分之幾，是指其最大可能誤差為：VFS百分?jǐn)?shù)。 n位DAC精度為，則其最大可能誤差為：。 精度為n位，是指其最大可能誤差為：。 5. 分析：由于并行比較式轉(zhuǎn)換器只進(jìn)行一次比較即得到轉(zhuǎn)換結(jié)果，所以其轉(zhuǎn)換速度最快，可以達(dá)到若干兆次轉(zhuǎn)換/秒。 6

55、. 分析：答案A、B、C和D都影響ADC與MPU接口方法的主要因素，但其中影響EOC信號傳遞給MPU的形式的只有I/O同步控制方法。 7. 分析：量化是用基本的量化電平q的個(gè)數(shù)來表示采樣保持的模擬電壓值。常用的量化方法有只舍不入法和四舍五入法。采用只舍不入法的誤差為：0~?q；而采用四舍五入法的誤差為： ~ 。所以上述答案只有B最合題意。 8. 分析：逐次逼近式ADC主要由電壓比較器、DAC、逐次逼近寄存器、控制邏輯和輸出緩沖鎖存器等部分組成。但影響其轉(zhuǎn)換精度的主要因素是比較器和D/A轉(zhuǎn)換電路。 9. 分析：根據(jù)采樣定理，為使采樣保持得到的輸出信號在經(jīng)過處理后能夠還原成原來的

56、模擬輸入信號，采樣頻率至少應(yīng)為輸入模擬信號Vi的最高頻率的2倍。此題為4kHZ,即： 采樣周期 二、對錯(cuò)判斷題 1.× 2.× 3.√ 4.× 5.× 6.× 7.√ 8.√ 9.× 10.√ 1. 分析：ADC的誤差來源于兩個(gè)方面：數(shù)字誤差和模擬誤差。數(shù)字誤差基本上就是量化誤差，主要由分辨率決定，即由ADC的位數(shù)決定，是一種原理性誤差。模擬誤差又稱設(shè)備誤差，主要來自比較器和DAC中的解碼網(wǎng)絡(luò)、基準(zhǔn)電源和模擬開關(guān)等模擬電路的誤差。量化引起的原理性誤差可以通過增多位數(shù)來減少，但量化誤差減少到一定程度時(shí)，轉(zhuǎn)換器精度主要由設(shè)備引起的模擬誤差所決定，到了這時(shí)，再增加位數(shù)，減少量化誤差，

57、對于提高精度已沒有意義了，反而只會增加電路的復(fù)雜性和完成轉(zhuǎn)換的時(shí)間。 2. 分析：ADC與MPU的接口中，是否需要加輸入緩沖電路，不僅取決于ADC與MPU的相對位數(shù)，還取決于ADC內(nèi)部是否含有可控的三態(tài)輸出緩沖器。 3. 分析：如果DAC的位數(shù)多于CPU的數(shù)據(jù)總線位數(shù)，則被轉(zhuǎn)換的數(shù)據(jù)必須分幾次送出，這就需要多個(gè)鎖存器來鎖存分幾次送來的數(shù)據(jù)，然后再將分時(shí)鎖存的同一個(gè)數(shù)據(jù)的不同位同時(shí)送至第二級鎖存器去進(jìn)行轉(zhuǎn)換。 4. 分析：ADC0809具有8通道模擬輸入選擇功能，通道選擇地址通過信號ALE進(jìn)行鎖存，即當(dāng)ALE變高后，通道選擇地址即使發(fā)生改變，也不會改變輸入的通道號。因此它可以直

58、接與CPU的地址總線或數(shù)據(jù)總線相連，不必另加鎖存器。 5. 分析：AD574是12位逐次逼近式ADC，內(nèi)部含有12位可控的三態(tài)輸出緩沖器，并提供了兩個(gè)可控的讀出控制信號，12位轉(zhuǎn)換結(jié)果可分兩次讀出，因此，與8位微機(jī)接口時(shí)不必外加三態(tài)緩沖寄存器，只需與數(shù)據(jù)線直接相連。 三、計(jì)算題 1． 解: 要得到與數(shù)字量成正比的模擬電壓輸出，需在片外增加一級運(yùn)算放大器，電路原理如圖10.1所示。 DAC0832直接得到的轉(zhuǎn)換輸出信號是模擬電流I01和I02（I01+ I02=常數(shù)），當(dāng)VCC、VR在允許范圍內(nèi)設(shè)定后，I01與數(shù)字量有如下關(guān)系： I01= 于是，加接一級運(yùn)放后，可得到與數(shù)字量成正比的模擬輸出電壓VO,此時(shí)： VO=-=- 將R=5、=15代入上式，可得：VO=- 得到的電壓VO是單極性，極性與VR相反。 2．解：設(shè)DAC分辨率為n,則對應(yīng)于雙極性模擬量輸出電路，其輸出的不平滑度q為： q= = (V) = mV10mV 即：=2000 所以應(yīng)取：n+1=10+1=11 即：要選分辨率為11位或以上的DAC。 3.解：設(shè)ADC的分辨率為n位，則ADC所能識別的最小溫度為： 于是有： 即 所以： 即要選分辨率為10位或以上的ADC。