1、函授站 姓名 專業(yè) 學(xué)號(hào) 座位號(hào) 密 封 線 數(shù)字電路與數(shù)字邏輯 期末考試試卷 考生注意 1 本試卷共有五道大題 滿分100分 2 考試時(shí)間90分鐘 3 卷面整潔 字跡工整 4 填寫內(nèi)容不得超出密封線 總分 題號(hào) 一 二 三 四 五 核。

2、6.1 概述,1.數(shù)字邏輯電路分為組合電路與時(shí)序電路兩類. 2.時(shí)序電路由組合電路和存儲(chǔ)電路兩部分構(gòu)成.,6 時(shí)序邏輯電路,組合電路,存儲(chǔ)電路,X,Z,Q,W,4.時(shí)序電路的三組方程:激勵(lì)方程,狀態(tài)方程,輸出方程.,3.時(shí)序電路結(jié)構(gòu)框圖,5.Moore型時(shí)序電路(與X(t)無(wú)關(guān));Mealy型時(shí)序電路(與X(t)有關(guān)).,6.2 時(shí)序電路的分析 1）結(jié)構(gòu)。

3、2020年10月2日星期五,第四章 組合邏輯電路,1,第四章 組合邏輯電路,第一節(jié) SSI構(gòu)成的組合邏輯電路的分析和設(shè)計(jì),2.分析步驟,(1)從輸入端開(kāi)始，逐級(jí)推導(dǎo)出函數(shù)表達(dá)式,一、組合電路的分析,1.分析目的,(2)列真值表,(3)確定邏輯功能,2020年10月2日星期五,第四章 組合邏輯電路,2,1.設(shè)計(jì)目的,2.設(shè)計(jì)步驟 （雙軌輸入情況下）,二、組合電路的設(shè)計(jì),(1)列真值表,(2)寫最簡(jiǎn)表。

4、1 第 3章 集成邏輯門電路 一邏輯門電路 二數(shù)字集成電路的分類 三本章內(nèi)容 3.1 分立元件門電路 一二極管與門電路 二二極管或門電路 三非門電路反相器 2 3.2 TTL門電路 一 典型 TTL與非門 二 改進(jìn)型 TTL與非門 三 其它。

5、硬件描述語(yǔ)言 第 12章 硬件描述語(yǔ)言 121 概述 122 VHDL語(yǔ)言的基本結(jié)構(gòu) 123 數(shù)據(jù)對(duì)象數(shù)據(jù)類型和運(yùn)算操作符 124 仿真和邏輯綜合 125 VHDL基本邏輯電路設(shè)計(jì)舉例 本章小結(jié) 習(xí)題 12 返回主目錄 硬件描述語(yǔ)言 硬件描。

6、三 行 地 址 結(jié) 構(gòu) 圖 10.6.5 GAL16V8編 程 單 元 的 地 址 分 配 移 位 寄 存 器與 邏 輯 陣 列 與 邏 輯 陣 列PT63 PT32 PT31 PT003132 電 子 標(biāo) 簽 電 子 標(biāo) 簽保 留 地 址。

7、10 可 編 程 邏 輯 器 件 PLD10.1 PLD的 基 本 結(jié) 構(gòu)外 部數(shù) 據(jù)輸 入 輸 入電 路 與陣 列 或陣 列 輸 出電 路 數(shù) 據(jù)輸 出反 饋PLD的 總 體 結(jié) 構(gòu) 10.2 PLD的 表 示 方 法1 緩 沖 電 路。

8、1a電 路 A F 低 電 平 0.4 V 通 常 NO8。ISmaxGII IHmaxLII和 ， 中 較 小 的 一 個(gè) 。 9圖 3.2.8 uOUOH時(shí) TTL與 非 門 輸 出 特 性a uOUOH時(shí) 輸 出 特 性 b拉 電 流。