電子科大-數(shù)電-數(shù)字邏輯設(shè)計(jì)第三章.ppt
《電子科大-數(shù)電-數(shù)字邏輯設(shè)計(jì)第三章.ppt》由會(huì)員分享,可在線閱讀,更多相關(guān)《電子科大-數(shù)電-數(shù)字邏輯設(shè)計(jì)第三章.ppt(25頁(yè)珍藏版)》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。
1 第3章數(shù)字電路 介紹數(shù)字電路中的電氣知識(shí) 數(shù)字邏輯設(shè)計(jì)及應(yīng)用 2 回顧 CMOS穩(wěn)態(tài)電氣特性邏輯電壓電平和噪聲容限帶電阻負(fù)載的電路特性 扇出非理想輸入 電流尖峰和去耦電容器不用的CMOS輸入端CMOS動(dòng)態(tài)電氣特性速度 轉(zhuǎn)換時(shí)間 傳播延遲功耗 靜態(tài) 動(dòng)態(tài) 3 回顧 其他CMOS輸入輸出結(jié)構(gòu)傳輸門施密特觸發(fā)器輸入三態(tài)輸出漏極開(kāi)路輸出 線與 4 3 9雙極邏輯 二極管開(kāi)關(guān)特性 二極管邏輯 電平偏移不能直接驅(qū)動(dòng)負(fù)載 5 雙極結(jié)型晶體管 截止區(qū)放大區(qū)飽和區(qū) 6 肖特基晶體管 三極管內(nèi)部電荷的建立和消散都需要時(shí)間 存儲(chǔ)時(shí)間 傳輸延遲的重要部分 確保晶體管正常工作時(shí)不進(jìn)入深度飽和利用肖特基二極管 7 3 10晶體管 晶體管邏輯 TTL與非門工作原理TTL邏輯的電氣特性邏輯電平和噪聲容限扇出 驅(qū)動(dòng)能力 電阻性負(fù)載特性不用的輸入端其它TTL電路或非門 非反相門三態(tài)輸出 集電極開(kāi)路OC門 TTL系列低態(tài) 0 0 0 8V高態(tài) 2 0 5 0V 8 二極管與門 輸入保護(hù) 分相器 推拉式輸出 9 低 截止 高 高 低 10 高 導(dǎo)通 低 1 0V 0 7V 11 邏輯系列 3 8CMOS系列HC HCT高速VHC VHCTFCT FCT T 3 11TTL系列H高速S肖特基L低功耗 LS A高級(jí) AS ALS F快速 功能 12 3 12CMOS TTL接口 需要考慮 噪聲容限 扇出 電容負(fù)載 13 74HCT驅(qū)動(dòng)74LS高態(tài) 3 84 2 0 1 84V低態(tài) 0 33 0 8 0 47V 74LS驅(qū)動(dòng)74HCT高態(tài) 2 7 2 0 0 7V低態(tài) 0 5 0 8 0 3V 1 直流噪聲容限 14 74HCT驅(qū)動(dòng)74LS低態(tài)扇出 2 扇出 高態(tài)扇出 高態(tài)剩余驅(qū)動(dòng)能力 15 2 扇出 思考 74LS TTL 驅(qū)動(dòng)74HCT CMOS 的情況 為什么說(shuō)用TTL驅(qū)動(dòng)TTL兼容的CMOS輸入端幾乎不用考慮直流扇出的限制 16 3 13低電壓CMOS邏輯和接口 為什么使用低電壓 減小電源電壓可以減小動(dòng)態(tài)功耗更小的尺寸 更高的集成度3 3 0 3V2 5 0 5V1 8 0 15V 17 LVTTL輸出可直接驅(qū)動(dòng)TTL輸入端如果輸入是5V容許的 TTL輸出可驅(qū)動(dòng)LVTTL輸入端如果LVTTL輸出是5V容許的 TTL和LVTTL三態(tài)輸出可驅(qū)動(dòng)同一總線 18 3 14發(fā)射極耦合邏輯ECL 如何提高速度 防止晶體管飽和電流型邏輯 CML current modelogic CML 也稱為 發(fā)射極耦合 ECL emitter coupledlogic 19 輸入低態(tài) 3 6V Q2搶先導(dǎo)通 3 4V 基本CML電路 Q1截止OUT1 5 0VOUT2 4 2V 20 基本CML電路 輸入高態(tài) 4 4V Q1搶先導(dǎo)通 3 8V Q2截止OUT2 5 0VOUT1 4 2V 差分輸出differentialoutput 21 第3章小結(jié) 正邏輯表示和負(fù)邏輯表示三種基本邏輯運(yùn)算 與 或 非邏輯表達(dá)式 真值表 邏輯符號(hào)作為電子開(kāi)關(guān)運(yùn)用的二極管 雙極型晶體管 MOS場(chǎng)效應(yīng)管的工作方式邏輯系列 CMOS系列和TTL系列CMOS反相器的構(gòu)成及工作狀態(tài)分析 22 第3章小結(jié) 續(xù) 學(xué)習(xí)理解邏輯電路的靜態(tài) 動(dòng)態(tài)特性分析 等價(jià)的輸入 輸出模型邏輯電壓電平和噪聲容限帶電阻負(fù)載的電路特性 扇出非理想輸入 電流尖峰和去耦電容器不用的CMOS輸入端速度 功耗 23 第3章小結(jié) 續(xù) 理解特殊的輸入輸出結(jié)構(gòu)CMOS傳輸門施密特觸發(fā)輸入結(jié)構(gòu)三態(tài)輸出結(jié)構(gòu)漏極開(kāi)路OD輸出結(jié)構(gòu) 集電極開(kāi)路OC 了解其他類型邏輯電路 TTL ECL了解不同類型 不同工作電壓的邏輯電路輸入輸出邏輯電平以及其間的連接配合 24 第2章掌握重點(diǎn) 正數(shù)的十進(jìn)制 二進(jìn)制 八進(jìn)制 十六進(jìn)制表示 以及它們之間的相互轉(zhuǎn)換符號(hào)數(shù)的S M碼 補(bǔ)碼 反碼表示 以及它們之間的相互轉(zhuǎn)換 帶符號(hào)數(shù)的補(bǔ)碼的加減運(yùn)算BCD碼 GREY碼 25 第3章作業(yè) P127 132 3 1 a d f 3 2 a d f 3 53 93 143 23 d 3 363 92理解3 383 413 46 計(jì)算扇出3 49 a b 3 57 a 計(jì)算直流噪聲容限3 533 56 c 選做3 613 623 813 28 自學(xué)3 5 8- 1.請(qǐng)仔細(xì)閱讀文檔,確保文檔完整性,對(duì)于不預(yù)覽、不比對(duì)內(nèi)容而直接下載帶來(lái)的問(wèn)題本站不予受理。
- 2.下載的文檔,不會(huì)出現(xiàn)我們的網(wǎng)址水印。
- 3、該文檔所得收入(下載+內(nèi)容+預(yù)覽)歸上傳者、原創(chuàng)作者;如果您是本文檔原作者,請(qǐng)點(diǎn)此認(rèn)領(lǐng)!既往收益都?xì)w您。
下載文檔到電腦,查找使用更方便
9.9 積分
下載 |
- 配套講稿:
如PPT文件的首頁(yè)顯示word圖標(biāo),表示該P(yáng)PT已包含配套word講稿。雙擊word圖標(biāo)可打開(kāi)word文檔。
- 特殊限制:
部分文檔作品中含有的國(guó)旗、國(guó)徽等圖片,僅作為作品整體效果示例展示,禁止商用。設(shè)計(jì)者僅對(duì)作品中獨(dú)創(chuàng)性部分享有著作權(quán)。
- 關(guān) 鍵 詞:
- 電子科 數(shù)字 邏輯設(shè)計(jì) 第三
鏈接地址:http://www.3dchina-expo.com/p-5374439.html